基于EDA智能抢答器设计.doc

《基于EDA智能抢答器设计.doc》由会员分享，可在线阅读，更多相关《基于EDA智能抢答器设计.doc（32页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、学号： 常 州 大 学 毕业设计（论文）（2012届）题 目 学 生 学 院 专业班级 校内指导教师 专业技术职务 校外指导老师 专业技术职务 二一二年六月基于EDA智能抢答器设计摘要 本课题设计一款基于EDA的智能抢答器，采用VHDL硬件描述语言编程。本设计选择以EMP570T100C3芯片为核心芯片，由LED灯提示模块、编码模块、锁存模块和数码显示模块等组成。设计平台为Altera公司的Quartus II 8.0软件。本文详细介绍了智能抢答器的设计过程，包括系统软件方案设计、系统硬件方案设计、芯片选择、编译仿真平台选择、计时模块的选择、选择控制等部分的设计与实现，对深入研究EDA技术和抢

2、答器具有重大意义。实验结果表明，该设计不仅实用性强，占用硬件资源少，体积小，而且反映速度快，便于操作，娱乐性强，适合于几十人的抢答，提高了市场竞争力高，具有良好的应用前景。关键词：EDA、VHDL、抢答器Based on the design of EDA intelligent vies to answer firstAbstract: This topic design based on a EDA intelligent vies to answer first device，with VHDL hardware description language programming. Thi

3、s design choice to EMP570T100C3 chip as core chip, the LED lights direction module, code modules, lock to save module and digital display module. Design platform for Altera company Quartus II 8.0 software. This paper introduces the design process of the intelligent vies to answer first device , incl

4、uding the system software project design, system hardware design, chip, compiled, choose simulation platform choice, the choice of the module, choose timer control part of the design and implementation, to the more EDA technology and vies to answer first instruments have great significance. The expe

5、rimental results show that the design not only practical, take up less hardware resources, small volume, and reflect the speed, it is easy to operate, entertaining strong, suitable for dozens of people vies to answer first, improve the market competitiveness is high, it has a good application prospe

6、ct. Key words： EDA、VHDL、Vies to answer first device 目 录摘要I目 录III1 引言11.1课题的开发背景和意义11.2抢答器的现状11.3课题任务22 EDA开发技术概述32.1 EDA技术的概念32.2 EDA技术的发展史32.3 VHDL语言的特点42.4 Quartus II 8.0简介42.5 CPLD简介52.5.1 CPLD可编程逻辑器件的发展历程52.5.2 CPLD的特点62.5.3 CPLD的使用63 系统分析与总体方案设计83.1智能抢答器的整体设计83.2智能抢答器的硬件框图83.3实现方案分析与比较93.4 硬件方案

7、设计103.4.1 设计平台与仿真工具选择103.4.2 自顶向下的设计方法113.4.3 芯片EPM570T100C3简介123.4.4 芯片74HC04N介绍123.4.5 芯片CD4060介绍123.5 抢答器外围电路设计133.5.1 电源部分133.5.2 晶振部分133.6 管脚设置144 抢答器功能实现与仿真154.1 顶层模块图154.2 模块详细设计154.2.1 编码模块154.2.2 锁存模块174.2.3 扬声器提示模块184.2.4 数码显示模块194.3 顶层模块设计205 结论21参 考 文 献22致 谢23附 录24- IV - 常州大学本科生毕业设计（论文）1

8、 引言1.1课题的开发背景和意义当今的社会竞争日益激烈，选拨人才，评选优胜，知识竞赛之类的活动愈加频繁，而在竞赛中往往分成几组参加，这时针对主持人提出的问题，如果要是让抢答者用举手方式来抢答，这在某种程度上会因为主持人的主观误断造成比赛的不公平。比赛中为了准确、公正、直观地判断出第一位抢答者，这就要有一种抢答设备作为裁判员，这就必然离不开抢答器。随着科技的发展，现在的抢答器有着数字化，智能化的方向发展，EDA技术的应用给电子产品的开发带来了一次革命使电子产品的设计变得简单。EDA技术是随着集成电路和计算机技术的飞速发展应运而生的一种高级、快速、有效的电子设计自动化工具。EDA工具是以计算机的硬

9、件和软件为基本工作平台，集数据库、图形学、图论与拓扑逻辑、计算教学、优化理论等多学科最新成果研制的计算机辅助设计通用软件包。EDA是电子设计技术的发展趋势，是现代电子设计技术的核心。利用EDA工具可以代替设计者完成电子系统设计中的大部分工作。目前由于各种控制系统越来越偏向于智能化，小型化，低功耗，快速稳定准备。越来越多的的系统设计概念偏向于EDA（电子设计自动化），比如VHDL（硬件描述语言）和FPGA设计，它克服了使用单片机设计系统同时I/0端口不足的问题，也克服了使用模拟电路和数字电路设计系统时硬件电路比较复杂和成本比较高的问题。智能抢答器作为一种电子产品，早已广泛应用与各种智力和竞赛场合

10、，但目前所使用的抢答器有的电路比较复杂不便于制作，可靠性低，实现起来很困难，有的就用一些专用的集成块，而专业集成块的购买又比较困难。目前EDA仍然是以计算机为工具，我们可以在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作，因此EDA技术的的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度，现在也应用的非常广泛。1.2抢答器的现状随着我国抢答器市场的迅猛发展，与之相关的核心生产技术应用与研究必将成为业内企业关注的焦点。技术工艺，是衡量一个企业是否具

11、有先进性，是否具备市场竞争力，是否能不断领先于竞争者的重要指标依据。了解国内外抢答器生产核心技术的研发动向、工艺设备、技术应用及趋势对于企业提升产品技术规格，提高市场竞争力十分关键。目前市场上抢答器种类繁多，功能各异，价格差异也很大。那么选择一款真正适合的抢答器就非常重要。抢答器一般分为电子抢答器和电脑抢答器。电子抢答器的中心构造一般都是由数字电子集成电路组成，其搭配的配件不同又分为，非语言非记分抢答器和语言记分抢答器。语音记分抢答器是由一个抢答器的主机、主机的显示屏以及选手的记分显示屏等构成，具有记分等功能。非语言记分抢答器构造很简单，就是一个抢答器的主机和一个抢答按钮组成，在抢答过程中选手

12、是没有记分的显示屏。电子抢答器多适用于学校和企事业单位举行的简单的抢答活动。电脑抢答器又分为有线电脑抢答器和无线电脑抢答器。有线电脑抢答器也是由主机和电脑配合起来，电脑再和投影仪配合起来，利用专门研发的配套的抢答器软件，可以十分完美的表现抢答的气氛。无线电脑抢答器的构成是由：主机和抢答器专用的软件和无线按钮。无线电脑抢答器利用电脑和投影仪，可以把抢答气氛活跃起来，一般多使用于电台等大型活动。抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器有的电路较复杂不便于制作，可靠性低，实现起来很困难，有的则用一些专用的集成块，而专用集成块的购买又很困难。而本课题设计的抢答

13、器是利用EDA进行的电路设计，其过程简单，在EDA软件下完成，EDA不仅可以设计简单的电子抢答器，还可设计规模较大的电脑抢答器。1.3课题任务该设计能够实现抢答以及报警等功能。本课题以EPM570T100C3芯片为核心芯片，配合LED数码管等外围器件。该抢答器具有抢答器具有数据锁存功能，并将所锁存的数据用LED数码管显示出来。在主持人将抢答器清零后，若有参赛者按抢答按钮，数码管立即显示出最先动作的选手的编号，抢答器对参赛选手动作的先后有很强的分辨能力，即较他们动作的先后只相差几毫秒，抢答器也能分辨出来。数码管不显示后动作选手的编号，只显示先动作选手的编号，并保持到主持人清零为止。在各抢答按钮为

14、常态时，主持人可用清零按钮将数码管变为零状态，直至有人使用抢答按钮为止。抢答时间设为10秒。在10秒后若没有参赛者按抢答按钮，抢答按钮无效。并保持到主持人清零为止。2 EDA开发技术概述2.1 EDA技术的概念EDA（Electronic Design Automation）即电子设计自动化，它是近几年来迅速发展起来的将计算机软件、硬件、微电子技术交叉应用的现代电子学科，是20世纪90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。EDA技术就是以计算机为工作平台、以EDA软件工具为开发环境、以硬件描述语言为设计语

15、言、以ASIC（Application Specific Integrated Circuits）为实现载体的电子产品自动化设计过程。在EDA软件平台上，根据原理图或硬件描述语言HDL完成设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真、目标芯片的适配编译、逻辑映射和编程下载等工作。2.2 EDA技术的发展史EDA技术的发展大致分为三个阶段：20世纪70年代，在集成电路制作方面，双极工艺、MOS工艺已得到广泛的应用。可编程逻辑技术及其器件已经问世，计算机作为一种运算工具已在科研领域得到广泛应用。而在后期，CAD的概念已见雏形。这一阶段人们开始利用计算机取代手工劳动，辅助进行

16、集成电路版图编辑、PCB（印刷电路板）布局布线等工作。20世纪80年代，集成电路设计进入了CMOS（互补场效应管）时代。复杂可编程逻辑器件已进入商业应用，相应的辅助设计软件也已投入使用。而在80年代末，出现了FPGA，于是CAE和CAD技术的应用更为广泛，它们在PCB设计方面的原理图输入、自动布局布线及PCB分析，以及逻辑设计、逻辑仿真、逻辑函数化简等方面担任了重要的角色，特别是各种硬件描述语言的出现及其在应用和标准化方面的重大进步，为电子设计自动化必须解决的电路建模、标准文档及仿真测试奠定了坚实的基础。进入20世纪90年代，随着硬件描述语言的标准化得到进一步的确认，计算机辅助工程、辅助分析和

17、辅助设计在电子技术领域获得更加广泛的应用，与此同时电子技术在通信、计算机及家电产品生产中的市场需求和技术需求，极大地推动了全新的电子设计自动化技术的应用和发展。特别是集成电路设计工艺步入了超深亚微米阶段，近千万门的大规模可编程逻辑器件的陆续面世，以及基于计算机技术的面向用户的低成本大规模ASIC设计技术的应用，促进了EDA技术的形成和发展。更为重要的是，各EDA公司致力于推出兼容各种硬件实现方案和支持标准硬件描述语言的EDA工具软件的研究和应用，都有效地将EDA技术推向成熟3。 2.3 VHDL语言的特点(1) VHDL 语言功能强大 , 设计方式多样VHDL 语言设计方法灵活多样 , 既支持

18、自顶向下的设计方式, 也支持自底向上的设计方法; 既支持模块化设计方法, 也支持层次化设计方法。VHDL 语言具有强大的语言结构, 只需采用简单明确的VHDL语言程序就可以描述十分复杂的硬件电路。同时, 它还具有多层次的电路设计描述功能。此外 ,VHDL 语言能够同时支持同步电路、异步电路和随机电路的设计实现, 这是其他硬件描述语言所不能比拟的。(2) VHDL 语言具有很强的移植能力VHDL 语言很强的移植能力主要体现在: 对于同一个硬件电路的 VHDL 语言描述 , 它可以从一个模拟器移植到另一个模拟器上、从一个综合器移植到另一个综合器上或者从一个工作平台移植到另一个工作平台上去执行。(3

19、) VHDL 语言具有强大的硬件描述能力VHDL 语言具有多层次的电路设计描述功能,既可描述系统级电路,也可以描述门级电路，描述方式既可以采用行为描述、寄存器传输描述或者结构描述 , 也可以采用三者的混合描述方式。同时,VHDL 语言也支持惯性延迟和传输延迟, 这样可以准确地建立硬件电路的模型。VHDL 语言的强大描述能力还体现在它具有丰富的数据类型。VHDL 语言既支持标准定义的数据类型, 也支持用户定义的数据类型, 这样便会给硬件描述带来较大的自由度。(4) VHDL 语言程序易于共享和复用VHDL 语言采用基于库 ( library) 的设计方法。在设计过程中 , 设计人员可以建立各种可

20、再次利用的模块 , 一个大规模的硬件电路的设计不可能从门级电路开始一步步地进行设计 , 而是一些模块的累加。这些模块可以预先设计或者使用以前设计中的存档模块, 将这些模块存放在库中 , 就可以在以后的设计中进行复用。(5) VHDL 语言的设计描述与器件无关采用 VHDL 语言描述硬件电路时, 设计人员并不需要首先考虑选择进行设计的器件。这样做的好处是可以使设计人员集中精力进行电路设计的优化, 而不需要考虑其他的问题。当硬件电路的设计描述完成以后 ,VHDL 语言允许采用多种不同的器件结构来实现。由于 VHDL 语言是一种描述、模拟、综合、优化和布线的标准硬件描述语言 , 因此它可以使设计成果

21、在设计人员之间方便地进行交流和共享, 从而减小硬件电路设计的工作量, 缩短开发周期3。2.4 Quartus II 8.0简介Max plus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。目前Altera已经停止了对Max plus II 的更新支持。Quartus II 是Altera公司继Max plus II之后开发的一种针对其公司生产的系列CPLD/PGFA器件的综合性开发软件，它的版本不断升级，从4.0版到10.0版，这里介绍的是Quartus II 8.0版，该软件有如下几个显著的特点：1、Quartus II对器件的支持Quartus II

22、支持Altera公司的MAX 3000A系列、MAX 7000系列、MAX 9000系列、ACEX 1K系列、APEX 20K系列、APEX II系列、FLEX 6000系列、FLEX 10K系列，支持MAX7000/MAX3000等乘积项器件。支持MAX II CPLD系列、Cyclone系列、Cyclone II、Stratix II系列、Stratix GX系列等。支持IP核，包含了LPM/Mega Function宏功能模块库，用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结

23、合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。2、Quartus II 的优点该软件界面友好，使用便捷，功能强大，是一个完全集成化的可编程逻辑设计环境，是先进的EDA工具软件。该软件具有开放性、与结构无关、多平台、完全集成化、丰富的设计库、模块化工具等特点，支持原理图、VHDL、Verilog HDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计

24、流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。3、Quartus II对第三方EDA工具的支持对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三放EDA工具。Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus平台与Cadence、Exemplar Logic、 Mentor Graphics、Synopsys

25、和Synplicity等EDA供应商的开发工具相兼容。改进了软件的Logic Lock模块设计功能，增添了Fast Fit编译选项，推进了网络编辑性能，并提升了调试能力4。2.5 CPLD简介CPLD主要是由可编程逻辑宏单元（MC,Macro Cell）围绕中心的可编程互连矩阵单元组成。其中MC结构较复杂，并且有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。2.5.1 CPLD可编程逻辑器件的发展历程20世纪70年代中期出现了可编程

26、逻辑阵列器件，它由可编程的与阵列和可编程的或阵列组成。由于其编程复杂，开发又一定的难度，因而没有得到广泛应用。20世纪70年代末，推出了可编程阵列逻辑器件，它由可编程的与阵列和固定的或阵列组成，采用熔丝编程的方式，双极性工艺制造，器件的工作速度很高。由于它的输出结构种类很多，设计很灵活，因而成为第一个得到普通应用的可编程逻辑器件。20世纪80年代初，Lattice公司发明了通用阵列逻辑器件，采用输出逻辑宏单元的形式和EECMOS工艺结构，具有可擦除、可重复编程、数据可长期保存和可重新组合结构等特点。GAL比PAL使用更加灵活，因而得到广泛应用。到80年代中期，Xilinx公司提出现场可编程概念

27、，同时生产出世界上第一片现场可编程逻辑门阵列器件。它是一种新型的高密度PLD，采用CMOS-SRAM工艺制作，内部由许多独立的可编程逻辑模块组成，逻辑块之间可以灵活地相互连接，具有密度高、编程速度快、设计灵活和可再配置设计能力等许多优点。同一时期，Altera公司推出EPLD器件。到80年代末，Lattice公司提出了在系统可编程能力的复杂可编程逻辑器件。CPLD是在EPLD的基础上发展起来的，采用EECMOS工艺，增加了内部互连线，改进了内部结构体系，比EPLD性能更好，设计更加灵活。进入20世纪90年代后，高密度PLD在生产工艺、器件的编程和测试技术等方面都有了飞速的发展。器件的可用逻辑门

28、数超过百万门，并出现了内嵌式复杂功能模块的SoPC。目前世界各著名的半导体器件公司，均可提供不同类型的CPLD和FPGA产品，新的PLD产品不断面世。众多公司的竞争促进了可编程集成电路技术的提高，使其性能不断完善，产品日益丰富。目前应用已深入网络、仪表仪器、汽车电子、数控机床、航天测控设备等方面。2.5.2 CPLD的特点它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产之中。几乎所有应用中小规模通用数字集成电路的场合均可应用C

29、PLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。2.5.3 CPLD的使用CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。此处以抢答器为例简述芯片的设计流程，CPLD的工作大部分是在电脑上完成的。打开集成开发软件（Altera公司 Quartus II）画原理图、写硬件描述语言（VHDL）设置工程器件编译给出逻辑电路的激励信号，进行仿真，查看逻辑输出结果是否正确进行管脚输入、输出锁定生成

30、代码通过下载电缆将代码传送并存储在CPLD芯片中。（图2.1为CPLD的结构与工作原理图）图2.1 CPLD的结构与工作原理图3 系统分析与总体方案设计3.1智能抢答器的整体设计智能抢答器主要由4部分组成：1.锁存模块：该智能抢答器共设8个组别，每组控制一个抢答开关，分别为q1q8等。在主持人发出抢答指令后，若有参赛者按抢答器按钮，则该组指示灯亮，同时显示器显示出抢答者的组别。同时，电路处于自锁状态，以使其他组的抢答器按钮不起作用。2.编码模块：在初始状态时，主持人可以设置答题时间的初时值。在主持人对抢答组别进行确认，并给出倒计时计数开始信号以后，抢答者便可开始回答问题。此时，显示器从初始值开

31、始倒计时，计至0时停止计数，同时扬声器发出超时报警信号。若参赛者在规定的时间内回答完问题，主持人即可给出计时停止信号，以免扬声器鸣叫。3.数码显示模块： 在初始状态时，主持人可以给每组设置初始分值。每组抢答完后，显示最先抢答选手号码。4抢答成功扬声器提示模块：对抢答成功者予以提示。智能抢答器工作流程图如图3.1所示图3.1 抢答器工作流程图抢答器的工作流程图如图3.1所示：主持人按键、LED灯亮、选手开始抢答，某位选手按键抢答，LED灯灭，数码显示管显示选手号码，抢答结束后由主持人按下复位键，下一轮抢答开始。其中抢答器的基本工作原理：在抢答竞赛或呼叫时，有多个信号同时或不同时送入主电路中，抢答

32、器内部的寄存器工作，并识别、记录第一个号码，其他选手抢答无效，在整个抢答器工作过程中，显示电路等还要根据现场的实际情况向外电路输出最优先的信号，数码显示管显示抢答成功选手号码。3.2智能抢答器的硬件框图 抢答器是由锁存器、编码器、数码显示器、led灯显示器所组成的，其中逻辑设计结构如图3.2所示，八路抢答器的系统功能组成主要由锁存模块、编码模块、数码显示模块、扬声器发声提示模块等四个模块组成。八路抢答器主要系统由EPM570T100C3芯片来控制，把程序写到EPM570T100C3芯片中实现抢答器上述四个功能。 硬件结构如图3.3所示，主要由EPM570T100C3核心芯片控制。图3.2系统结

33、构框图图3.3 硬件结构图3.3实现方案分析与比较 智能抢答器有多种可选的实现方案，下面对三种比较常用的方法进行比较，并选择最优的方法。方案一：采用中小规模集成数字电路利用硬件电子元器件实现，用机械开关按钮作为控制开关，完成抢答输入信号的触发。该方案特点是中小规模集成电路应用技术成熟，性能可靠，能方便的完成选手抢答的基本功能，没有软件设计部分，不需要编程，但是电路结构复杂，调试困难，涉及到的外围元器件很多，造成抢答器的成本较高，并且制作过程工序比较繁琐，不便于安装与调试，给实际操作带来很到的麻烦。方案二：采用单片机作为控制核心 运用单片机作为控制核心设计系统可以完成运算控制、信号识别以及显示功

34、能的实现。由于单片机技术比较成熟，应用起来方便、简单并且单片机周围的辅助电路也比较少，便于控制和实现。主要模块系统框图如图3.4：图3.4主要模块系统框图方案三：采用EDA技术设计 现代电子设计技术的核心是EDA技术。EDA的仿真测试技术只需要通过计算机就能对所设计的电子系统从各种不同层次的系统性能特点完成一系列准确的测试与仿真操作，大大提高了大规模系统电子设计的自动化程度。设计者的工作仅限于利用软件方式，即利用硬件描述语言（如VHDL）来完成对系统硬件功能的描述。EDA技术使实现，极大地提高了设计效率，缩短了设计周期，节省了设计成本。EDA技术已经成为电子设计的重要工具，无论是设计芯片还是设

35、计系统，如果没有EDA工具的支持，都将是难以完成的。 综上所述，方案三为最佳设计方案。3.4 硬件方案设计3.4.1 设计平台与仿真工具选择 Quartus II是Altera公司的第四代可编程逻辑器件集成开发环境，提供从设计输入到器件编程的全部功能。Quartus II可以产生并识别EDIF网表文件、VHDL网表文件，为其他EDA工具提供了方便的接口：可以在Quartus II集成环境中自动运行其他EDA工具。Quartus II软件界面友好，使用便捷，功能强大，是一个完全集成化的可编程逻辑设计环境，是先进的EDA工具软件。Quartus II软件的开发流程可以概括为以下几步：设计输入、设计

36、编译、设计时序分析、设计仿真和器件编程，具有FPGA和CPLD芯片设计的所有阶段的解决方案。 （1）设计输入Quartus II软件在File菜单中提供“New Project Wizard”向导，引导设计者完成项目的创建。当设计者需要向项目中添加新的VHDL文件时，可以通过“New”选项选择添加。 （2）设计编译Quartus II编译器完成的功能有：检查设计错误、对逻辑进行综合、提取定时信息、在指定的Altera系列器件中进行适配分割，产生的输出文件将用于设计仿真、定时分析及器件编程。 （3）设计定时分析单击Project菜单下的“Timing Settings”选项，可以方便地完成时间参

37、数的设定。Quartus II软件的时序分析功能在编译过程结束之后自动运行，并在编译报告的Timing Analyses文件夹中显示。 （4）设计仿真Quartus II软件允许设计者使用基于文本的向量文件（.vec）作为仿真器的激励，也可以在Quartus II软件的波形编辑器中产生向量波形文件（.vwf）作为仿真器的激励。 （5）器件编程设计者可以可以将配置数据通过MasterBlaster或ByteBlasterMV通信电缆下载到器件当中，通过被动串行（Passive Serial）配置模式或JTAG模式对器件进行配置编程，还可以在JTAG模式下给多个器件进行编程。3.4.2 自顶向下的

38、设计方法 本设计采用自顶向下的设计方法来完成抢答器系统。所谓自顶向下的设计方法，是指在设计过程中，从数字系统的最高层次出发，进行仿真验证，再将系统划分成各个子模块。然后再对各个子模块进行仿真验证，合格之后经EDA开发平台由计算机自动综合成门级电路，进行门级仿真验证。自顶向下的方法强调在每个层次进行仿真验证，以保证系统性能指标的实现，以便于在早期发现和纠正设计中出现的错误。 自顶向下设计方法的突出优点： （1）适合于复杂和大规模的数字系统的开发，便于层次式、结构化的设计思想。 （2）各个子系统可以同时并发，缩短设计周期。 （3）对于设计的系统进行层层分解，且在每一层次进行仿真验证，设计错误可以在

39、早期发现，提高了设计的正确性。 （4）逻辑综合之前的设计工作与具体的实现工艺、器件等无关，因此，设计的可移植性良好。3.4.3 芯片EPM570T100C3简介 MAX II器件系列简介Altera公司最新的MAX II系列，有史以来成本最低的CPLD，结合了FPGA和CPLD的优点，充分利用了4个输入LUT体系结构性的性能和密度优势，并且具有性价比比较高的非易失性特征。用户可以利用MAX II CPLD将大量控制逻辑集成在单个器件中，从而降低了系统成本。MAX II器件系列是一种非易失性、即用型可编程逻辑器件，它采用了一种突破性的新型CPLD架构。这种新型架构的成本是原先MAX II器件的一

40、半，功耗是其十分之一，密度是其四倍，性能却是其两倍。这种基于查找表的架构的在最小的I/O焊盘约束空间内提供了最多的约束容量。因此MAX II CPLD是所有CPLD系列产品中成本最低、功效最小密度最高的器件。除这些典型的CPLD应用之外，MAXII器件还能满足大量从前在FPGA、ASSP和标准逻辑器件中实现低密度可编程逻辑需求。MAXII器件提供的密度范围从240到2210个逻辑元件（LE）,最多达272个用户I/O管脚。主芯片采用ALTERA MAXII系列的EPM570T100C3。MAXII CPLD体系结构，在所有CPLD系列中单位I/O成本最低，功耗最低。MAXII运用低功耗的工艺技

41、术，和前一代MAX器件相比，成本降低了一半，功耗降至十分之一，容量增加了四倍，性能增加了两倍，芯片电压为3.3V。3.4.4 芯片74HC04N介绍 74HC04N是六反相器，高速CMOS器件，低功耗肖特基的TTL电路，74HC04N外形和管脚排列，A是输入端，Y是输出端，1A对应1Y、2A对应2Y,依此类推。使用时把输入信号送到A，相应的输出端Y就会输出反相的电压信号。74HC04是CMOS六反相器，双列直插14脚，突出优点是可在26V电压下工作，并且很适合在低压下工作，而4000系列CMOS电路，虽可用于315V电源，但在5V以下的输出能力已大为减弱。当以2.3V为电源试验74HC04时，当开关按下后，输出电平为H，电压达2V，说明74HC04的输出能力远超过4000电路。经过100s后输出由H变为L，为0V，说明74HC04电路同样也具备4000的高输入阻抗。极其适合CMOS电路应用。当将6个反相器的输入端全部接GND或Vcc，结果用100uA表已测不出耗电，说明耗电mmmmmmm=0111; /当temp=11111101时对应的q7抢答，m显示7when11111110