微型计算机原理答案(1)备课讲稿.doc

《微型计算机原理答案(1)备课讲稿.doc》由会员分享，可在线阅读，更多相关《微型计算机原理答案(1)备课讲稿.doc（50页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、Good is good, but better carries it.精益求精，善益求善。微型计算机原理答案(1)-微型机原理及接口技术参考答案第一章微型计算机系统慨论一、 选择填空题1.B2.B3.D4.C5.C6.A7.A8.A9.C10.B11.D1分析：微处理器和微型计算机系统是微机三个层次的底层和最高层。3.分析：此题是求最小值，所以必定是负数，符号位为1。补码负数的特点是数值位对应的真值越小，其绝对值越大，即负得越多，真值越小。所以，由4个1和4个0组成的补码数中，真值最小的补码数为：10000111，即真值为：-121。4分析：在微程序控制器中，每条指令的操作步骤由执行一个微操

2、作序列完成，每个微操作对应一条微指令。所以，A、B均不合题意。5.分析：计算机运算的“溢出”与操作数的存储格式（或表示方式）有关，只有C含有题意。需要说明的是任何类型的数据，无论定点数还是浮点数，其存储格式一旦确定，它所能表示的数值范围是有限的。6.分析：程序计数器存放下一条要执行的指令的地址，而指令是预存在存储器中的，所以它的位数取决于存储器的容量。7.分析：有符号补码数的扩展，是用符号位充填高位，其真值保持不变。9.分析：无论是具有还是不具有指令流水线结构的CPU，其指令的执行时间主要取决于CPU的时钟周期。10.分析：程序设计语言有机器语言、汇编语言和高级语言三个层次。机器语言和汇编语言

3、是面向机器的编程语言，统称为低级语言。高级语言不依赖于具体机器，它是采用接近于习惯的自然语言和数学语言编写程序。机器语言程序是计算机能直接识别和执行的程序，而汇编语言和高级语言程序则是计算机不能直接识别和执行的。需对汇编语言和高级语言程序进行加工处理生成机器语言程序才能执行，这一加工处理过程分别叫作汇编和编译。11分析：Cache存储器常采用高速SRAM，存取速度快，在CPU与内存间设置这样的存储器可以保证CPU以尽可能快的速度与内存打交道。二、对错判断题1.2.3.4.1.分析：指令操作码需显式给出，但操作数可以是显式的也可以是隐含的。4.分析：运算和控制功能是任何微机处理器必不可少的功能。

4、存储功能也是微机处理器的功能之一，但不是必备的功能，如单片机有存储功能，高档微机80486、80586也含一定数量的Cache存储器具有存储功能。三、填空题1 程序计数器、字节数、转移指令、调用指令、中断指令分析：计算机每读一条指令，总是自动调整程序计数器到下一条指令的存放地址，只有遇到控制转移类指令，才会改变指令的执行顺序。2 数据传送与交换指令、算术与逻辑类指令、程序控制类指令分析：一般计算机都包含数据传送与交换指令，算术与逻辑类指令，程序控制类指令，输入/输出类指令和CPU控制类指令。但输入/输出类指令和CPU控制类指令不是任何计算机必有的，如采用存储器映象I/O编址方式的CPU（如MC

5、6800/68020）可以没有输入/输出类指令。而现代高档微机则具有更丰富的指令种类，如串操作指令、位操作指令，甚至还包括与高级语言接口的指令。第二章存贮器一、 选择填空题1.C2.(B、C)3.C4.B5.A6.A7.D8.A9.B10.D11.C12.C13.D14.(B、C、A)15.D16.A17.B18.C3.分析：由于，所以选C。5.分析：内存存放当前运行的程序和数据，访问频率高于磁盘，C和D不合题意；在采用Cache和内存的存储体系结构中，CPU总是先访问Cache，只有未命中时才访问内存，B也不对。所以选A。6.分析：虚拟存储器由存储器管理机制以及一个大容量的外在支持。它是在存

6、储体系层次结构基础上，通过存储器管理部件MMU，在外存和主存之间进行虚拟地址和实地址间的变换的。7.分析：EPROM是紫外线可擦写可编程ROM，可反复多次改写，所以A和C不正确；EPROM的编程需外加编程电压，不能在线随机改写，因而EPROM不是随机读写存储器，所以B也不正确。8.分析：内存由ROM和RAM组成，答案C含硬盘容量不合题意；存储器总容量与实际装机容量是不同概念，此题答案B（16MB）为存储器总容量也不合题意。9.分析：外存是指磁盘、磁带等用作后备存储器的存储媒介，断电不丢失信息，其存取速度要比内存慢，且外存信息须调入内存才可被CPU访问，所以A、C、D均不合题意。10.分析：直接

7、寻址的范围为：二、对错判断题1.2.3.4.5.6.7.8.9.10.11.12.13.14.15.2.分析：80486片内Cache写内存采用的是通写法，但写内存“未命中”时，只写内存，而不写Cache。3.分析：增加Cache的目的是为了解决CPU与主存储器的速度不匹配问题。4.分析：ROM是只读存储器，其存储的内容在联机操作时只能读出，不能写入或被修改。而输入/输出缓冲区的内容在输入/输出过程中是不断变化的。所以ROM不能用作输入/输出缓冲区。5.分析：ROM和外存储器（磁盘、磁带等）即使电源关断，其内容也不会丢失，都是非易失性的存储器。而随机存储器RAM，一旦电源关断后，其内容就会马上

8、丢失，是易失性存储器。6.分析：动态RAM存储器为了减少芯片的引脚，往往采用地址复用的方式。此题，动态RAM芯片MK4564即采用地址复用的方式，其容量为，其16位地址分二组（每组8位）由芯片的和信号选通送给芯片内部的地址寄存器。7.分析：微程序设计计算机常用ROM作控制存储器。但这并不是ROM的唯一用途。只要是运行中固定不变的程序和数据都可使用ROM来存取，如引导程序、监控程序、常数、表格等都可用ROM存放。8.分析：只读存储器的种类很多，有ROM、PROM、EPROM和E2PROM等。其中ROM是在制造过程中一次性写入内容，用户只能读取数据；PROM是由用户在使用前，一次性写入内容，一旦写

9、入也不能修改；但EPROM和E2PROM是可以被用户反复多次写入的，只是不能在工作过程中随机写入而已。9.分析：动态RAM存储器的优点是芯片集成度高，单个芯片的容量可以比静态RAM高得多。另外，它的功耗也比静态存储器低的多。而静态存储器的显著优点是接口简单，所以，当存储容量较小时一般使用静态存储器；而当在存储系统的容量较大时，一般大于16KB宜选用动态RAM存储器。三、填空题1.存储器中每个独立地址所对应的存储空间，是计算机的基本存储器单元，一般为一个字节存储器所能容纳的最大二进制信息字节数存储器单元对应一个字节数据的地址编号2触发器电荷存储器件（或电容）3有电荷泄漏（或电容漏电），需定期补充

10、电荷集中式刷新读写周期后刷新隐含刷新4642565READYTw四、计算题18086/8088CPU的地址总线为20位，其最大寻址空间为1MB，要将其内存扩大到16MB，已超过了微处理器的地址线所能提供的最大寻址范围，此时，可采用多存储器模块扩充寻址法。具体思想是：将存储器划分为16个1MB地址容量的存储器模块。每个模块仍由20位地址总线控制，而每个存储模块的选择，则由块选控制逻辑提供的块选控制信号决定。访问某一单元时，必须经过二次译码：一次送出一个块选控制信号，选中该存储单元所在的模块；二次译码选中该模块的存储单元，进行读写操作。对上述方法，要保证复位启动能正常工作的方法是设置包含复位启动地

11、址FFF0HFFFFFH在内的各模块的公共存储区作为常选区，并复位程序设置于常选区，从而确保复位启动时能正常工作。分析：扩充寻址还可利用存储器地址变换及管理单元（MMU）实现，其扩充寻址的原理是利用MMU将来自CPU的m位地址变成n位（nm）地址。前者m位地址称为逻辑地址，后者n位地址称为物理地址。变换方法是将逻辑地址的低位直接送入存储器，作为物理地址的低位，而高位作为MMU内部映象表的输入；经过映象变换后，将扩充后的地址输出，用作物理地址的高位。通过改变映象表，程序在不同时间可以访问不同的物理存储器模块。2解：所需要的芯片数=12816K1位=1位，所以，片内地址选择线为：14根。每8个芯片

12、为一组构成字节单元，所以，应分为：128/8=16个芯片组3解：解：此题存储容量为：BDFFFHB2000H+1=C000H=48KB每个芯片容量=B=16KB根据已知地址空间和芯片画出RAM空间分配位图，如图4.7所示由对RAM空间分配位图分析可知，因给定存储地址空间起始地址不是16KB的整数倍，虽然3个芯片的容量已够，但仍需4片芯片。地址线设置可用：A19A14参与片选译码A12A0用于选择片内存储单元但A13因0#、3#芯片地址不连续、既要用于片内地址选择，又要参与片选译码。具体方案可用门电路、也可用译码器芯片译码。而用译码器芯片时，译码方案也可多种。假定用3-8译码器对A15A13译码

13、，用A19A16作译码器使能端，需注意的是在此种情况下A13仍需用作片内地址选择线。于是：存储器连接如图4.8所示。填写内存的程序如下：MOVAX，0B200HMOVDS，AX；给数据段寄存器赋初值MOVSI，0MOVCX，0C000H；循环计数器赋初值MOVAL，0AGAIN：MOVSI，AL；给内存单元赋值INCSI；指向下一存储单元INCAL；AL内容加1，当（AL）=FFH时，加1将自动归0LOOPAGAINHLT其他各位均正确，表明地址设置和译码电路是正确的，因此出现故障的原因可能是芯片内部或外部数据总线的D3位存在故障（如断线等，使它恒为逻辑“1”）。4第三章I/O接口与总线一、选

14、择填空题1.D2.B3.C4.（A、B）5.C6.B7.（B、C、F）8.C9.D10.A11.B12.C13.（A、B）14.A1.分析：HOLD是总线保持输入，这个信号有效，表示请求80X86交出总线控制权。若CPU响应HOLD请求，则表示CPU交出总线控制权。所以只有答案D正确。4.分析：输入时准备好的含义是指要输入的数据已稳定地存入数据缓存器中；输出时，准备好则是指输出数据缓存器已被外设取空。5.分析：80X86既可采用隔离I/O编址方式，也可采用存储器映象编址方式。7.分析：PC/XT总线采用的是同步总线协定（READY固定有效），基本总线周期由4个时需插入Tw，所以为存储器读写操作

15、。8.分析：统一编址方式即为存储器映象编址方式，独立编址方式即为隔离I/O编址方式。9.分析：用无条件传送时，状态寄存器也可以省去。二、对错判断题1.2.3.4.5.6.7.8.9.1.分析：计算机的速度与主频、机器周期及平均指令周期等因素有关。不一定主频越高的机器其速度就一定越快。2.分析：I/O端口与主存单元统一编址时，I/O端口即是主存空间的一部分，因而作为存储单元的I/O端口可通过存储器访问指令来访问，所以在计算机的指令系统中可以不设专门的I/O指令，如MC6800/68020就没有专门的I/O指令。5.分析：DMA式、中断驱动式和程序查询式的优劣不能一概而论，在一些对实时性要求不高的

16、小型数据采集系统中，使用程序查询式同步控制方式，可能比使用DMA式或中断驱动式获得更高的性能价格比。三、填空题1数据信息，地址信息，控制信息，双向（CPU到I/O或I/O到CPU），单向（CPU到I/O），整体是双向（CPU到I/O或I/O到CPU），对具体信号线是单向（或者CPU到I/O，或者I/O到CPU）2I/O数据缓存器地址译码器读/写控制逻辑。3数字量，模拟量，开关量，脉冲量4=65536065534（-2）5I/O读，20H号端口地址，20H号端口中的数据6控制插入Tw等待状态7并行接口，串行接口8单字节方式，字组方式，连续方式9寄存器组，控制逻辑10作为微机与外设传递数据的缓冲站

17、；正确寻址与微机交换数据的外设；提供微型机与外设间数据所需的控制逻辑和状态信号。11被传送数据的首地址，传送数据块的长度，DMA的操作类型。第四章中断与中断控制一、选择填空题1.B2.B3.（A、D）4.A5.C6.C7.A8.A9.（B、C、D）10.A11.（A、C、D）12.（A、B、C、D）13.C14.A15.B16.A17.C18.C19.B20.C21.B1. 分析：答案A、C显然不合题意。答案D的含义是允许高优先级中断打断低优先级中断的服务过程，不能改变中断事件的响应次序。只有通过屏蔽某些高优先级中断的请求，才能使某些低优先级中断的请求被优先响应，从而改变中断事件的响应次序。2

18、. 分析：中断服务寄存器ISR的功能是寄存当前正在服务的中断级，并封锁同级或低级的中断请求被响应，因此，中断服务程序结束时要用EOI命令清除该中断在ISR中的对应位，以开放同级或低级中断。3.分析：初始化命令ICW3的功能是设置级联控制方式。对主片，各位对应IR0IR7的连接情况，此题给定的条件是IR2、IR5接有从片，所以控制字为00100100B=24H。对从片，ICW3高5位为0，低三位是对应主片IRi的编码，所以接IR2的从片控制字为00000010B=02H，接IR5的从片控制字为00000101B=05H。4.分析：可用排除法选择：对CS：IP的压栈原则是CS在先，IP在后（保持C

19、S在高地址字单元，IP在低地址字单元），所以答案C和D可排除；而FR需先于断点地址保护，所以选A。5.分析：80X86的中断优选权的顺序为：除单步中断外的内部中断、NMI、INTR、单步中断。6.分析：中断向量是中断服务程序入口地址，中断向量地址是存放中断向量的存储单元地址。7.分析：8259A级联使用时，主8259A利用CAS2CAS0输出被响应的从片的编码，从8259A则利用CAS2CAS0信号输入，判别主片输出的编码是否与本片设置的编码相同，若是，表明当前响应的是本片发出的中断，于是在第二个中断响应周期中输出自己的中断向量号至数据总线上。8.分析：操作命令字OCW既可在8259A正常操作

20、开始前写入，也可以在正常操作开始后写入或操作过程中重新改写。9.分析：当8259A设置为自动中断结束方式时，在CPU发出第二个中断响应信号时，8259A会自动清除ISR中对应位，不能实现全嵌套方式工作，所以答案B给出的条件要满足，答案C、答案D给出的条件也要满足。10.分析：8086的中断源分为外部中断源和内部中断源，分别对应外部和内部中断。答案B给出的都外部中断，答案C、D给出的都内部中断，均不合题意。二、对错判断题1.2.3.4.5.6.7.8.9.10.11.12.1.分析：非屏蔽中断不受CPU内部的中断允许标志IF的控制。3.分析：失效中断返回引起失效的指令，重新启动并执行之。4.分析

21、：对于可屏蔽中断的嵌套处理原则是允许高级中断打断低级中断，不允许同级中断相互打断，也不允许低级中断打断高级中断。5.分析：将IF清零是为了加强能够在中断响应过程中暂时屏蔽外部其他中断，以免还没有完成对当前中断的响应过程（包括保护现场等）又被另一个中断请求打断。清除IF是为了避免CPU以单步方式执行中断处理程序。三、填空题100070H，00073H，428，43分析：6片级联时，一个为主片，5个主从片。主片的5个中断级用于级联，剩下3个可管理3级中断，所以6片级联最多可管理：58+3=43级中断。3256，矢量地址=中断类型码4，00000H003FFH42，中断类型码（中断向量号）5由硬件判

22、优（向量式中断）；由CPU获取中断类型码并据此计算中断向量地址而转入中断服务程序。660，IR6分析：62H=0110010B，A0接向地址总线A1，说明此端口为奇端口，另一个端口为偶端口，对应地址总线A1=0，所以端口地址=01100000B=60H。86H=10000110B，低3位对应的是接8259A的IR端的编码，即接IR6。7中断请求，中断判优，中断处理，中断处理，中断返回。88，电平触发，边沿触发920H，00H，10H，00H，01H10INTR，NIM，是否可屏蔽11软件，硬件12电平触发，边沿触发13IF=1，有中断请求，现行指令执行完毕14自动EOID4和D315实现中断及

23、返回，能实现优先权排队，高级中断源能够打断低级的中断处理16高电平17寄存所有要求服务的中断请求，寄存所有正在被服务的中断级四、计算题1.解:连接图如6.19图MOVDX，0E00HMOVAL，13HOUTDX，ALINCDXMOVAL，40HOUTDX，ALMOVAL，01HOUTDX，AL第五章定时器/计数器电路一、填空题1.CLK2.3；计数器0、计数器1和计数器2；4；端口地址线A1A03.先读写低字节，再读写高字节；24.09C4H分析：作定时器用时，计数初值即定时系数应根据要求定时的时间和时钟脉冲周期进行如下换算：计数初值=此题：计数初值=2500=09C4H5.方式2；计数初值的

24、大小分析：方式2也称为周期性定时器工作方式6.为定时器/计数器提供计数脉冲输入；控制计数过程的启/停7.31.25；388.D5D4；009.工作方式控制字；计数初值10.0.1ms分析：=1MHz，=10KHz所以:=0.1ms二、选择填空题1.C2.D3.C4.A5.D6.（B、C）7.（A、B）8.A9.B10.B11.B12.C13.D1.分析：在8253的计数过程中，若要读取计数工作单元（CE）的当前计数值时，必须写入一个锁存命令，将CE的内容锁存于OL，然后再读出OL的内容，经锁存后的OL内容将一直保存至CPU读出为止。在读出后，OL的内容又跟随CE变化。与8253相比，计数过程中

25、若要读取8254计数工作单元（CE）的当前计数值时，有两种方法：一是通过锁存命令，二是通过读回命令将CE的内容锁存于OL后再读出。无论是8253还是8254，还必须注意如下几点：CE也不能直接写。只能通过写计数初值寄存器（CR）实现对CE初值的修改；8254状态寄存器（SR）也不能直接读，必须先写读回命令，将SR的内容锁存于状态锁存器（SL），再通过读SL来实现；CE、CR和OL都是16位，对CR写入和对OL读出可分高、低字节两次读/写完成，也可只读/写高字节或低字节一次完成，取决于初始化编程设置的控制字2.分析：8253可编程计数器/定时器的三个计数通道可以分别工作在不同的6种方式。如果CP

26、U装入新的计数值，有的工作方式将立即影响本次计数过程，如方式0和方式4；有的将等待本次计数过程结束才有效，如方式2和方式3；而有的工作方式将由外部的触发信号触发后才有效。3.分析：8254/8253工作在不同的工作方式时，OUT端输出的波型各不相同。因此，写入控制字后，OUT输出端有的变为高电平，有的则变为低电平。所以答案A、B、D均不正确。4.分析：若通道的计数值和状态值均已锁存，则不管先锁存的是计数值还是状态值，该通道第一次读出的都是状态值。6.分析：8253在计数过程中，改变计数初值，方式0、4是从下一个时钟脉冲开始以新的计数值计数，方式2、3是从下一计数周期开始以新的计数值计数，方式1

27、、5则须外部GATE信号触发后新的计数值才能有效。7.分析：8253芯片的GATE信号的作用是控制计数过程的启停。在方式0、2、3、4下，GATE=1，允许计数；在方式1、2、3、4下，GATE上升沿将重新启动计数。三、对错判断题1.2.3.4.5.3.分析：连续向8254发出多个读回命令锁存某通道计数值，若中间未读出，则8254实际锁存的是第一个读回命令锁存的计数值。四、计算题1. 解:由题意可知:外部时钟周期=1欲使8253产生周期为1s的对称方波,8253要工作在方式3,计数初值为:计数初值=该数值超出了8253一个计数器通道的最大计数值65536.因此,要在不增加硬件芯片的情况下,产生

28、周期为1s的对称方波,可像图7.9所示的那样,采用将8253两个计数通道串联的方法来实现.通道0工作在方式3(或方式2),对1MHz的时钟计数,产生周期为1ms的分频信号从OUT0上输出。通道1工作在方式3，对OUT0输出的周期为1ms的信号计数,产生周期为1s的对称方波.依题意画出具有、CLK、OUT引脚的时序的示意图中图7.11。端口地址为058H05BH，计数器0工作在方式3。计数初值=65384，由此可写出初始化程序：MOVAL，00110110BMOVDX，05BHOUTDX，ALMOVAX，65384MOVDX，058HOUTDX，ALMOVAL，AHOUTDX，AL3解：=0.4

29、，所以，该通道的最大定时时间为：655360.4=26214.4=26.2144此题要产生4个偶端口地址，所以A0要参入高端地址译码，并使A0=0。电路如图所示：计数初值=12500初始化程序如下：MOVAL，34HOUT96H，ALMOVAX，12500OUT90H，ALMOVAH，ALOUT90H，AL4 要实现1s定时已超出了一个通道的最大定时时间，需采用多个通道串接，如图7.14所示。通道0工作于方式2，对频率为2.5MHz时钟计数，在OUT0产生周期为5ms的周期性脉冲信号，通道1工作于方式2，再对OUT0输出的5ms周期性脉冲信号计数，产生1s的定时中断信号，此时，通道1计数初值为

30、：=200。解：实现此包装流水线控制系统定时的思路是利用8254/8253的一个通道作为计数器，用作24罐的计数。用8254/8253的另一个通道作为定时器，用作2s定时。用计数器通道输出的负脉冲的上升沿定时器通道作2s定时，同时使流水线暂停；用定时器通道的定时时间到的信号，重新启动流水线。具体的实现方法可考虑为：利用8254/8253的通道0作为计数器，用作24罐的计数。用8254/8253的通道1作为定时器，用作2s定时。计数器可选用方式2，方式控制字为14H，计数初值为24，即18H。利用流水线的传感器得到啤酒的计数脉冲，加到8253的CLK0端（GATE0=“1”）。当计数值达到23时

31、，通道0的输出OUT0为低电平，在第24个啤酒通过流水线的传感器时，通道0的输出端OUT0变为高电平，利用该OUT0的上升沿来触发通道1的2s定时器开始定时，同时使流水线暂停。通道1的计数器可选用方式1，CLK1接1KHz的时钟信号。则通道1：计数值为=2000，方式控制字为72H。将通道0的输出OUT0接到通道1的GATE1上，在OUT0的上升沿的触发下，通道1的输出OUT1变为低电平，使流水线暂停，在2s定时时间到时，OUT1变为高电平，使流水线重新启动。流水线启动后，啤酒经传感器输入脉冲到通道0的计数器，又开始24个啤酒的计数，重复以上的工作过程。8253的初始化程序段如下：MOVAL，

32、14H；通道0方式2，二进制计数MOVDX，663HOUTDX，ALMOVAL，18H；写入计数器0的初值MOVDX，660HOUTDX，ALMOVAL，72H；通道1方式1MOVDX，663HOUTDX，ALMOVAL，2000；写入计数器1的初值MOVDX，661HOUTDX，ALMOVAL，AHOUTDX，AL58253计数通道0的初始化程序，即通道0方式1工作，采用BCD计数，计数初值=5080。6MOVAL，0B6H；通道2方式3、二进制计数MOVDX，3F3HOUTDX，ALMOVAX，10000MOVDX，3F2HOUTDX，AL；写低8位MOVAL，AHOUTDX，AL；写高8

33、位78253宜选用方式0最为合适，具体实现可选7.13图所示方案。MOVAL，35H；通道0方式2，BCD计数MOVDX，333HOUTDX，ALMOVAL，90H；写入通道0计数初值（1190）MOVDX，330HOUTDX，11HOUTDX，ALMOVAL，71H；通道1方式0，BCD计数MOVDX，333HOUTDX，ALMOVDX，331HMOVAL，00H；写入通道1初值低8位OUTDX，ALMOVAL，10H；写入通道1初值高8位OUTDX，AL8MOVAL，34H；通道0方式2、二进制计数OUT33H，ALMOVAX，TIME0；取通道0计数初值OUT30H，AL；写通道0计数初

34、值低8位MOVAL，AHOUT30H，AL；写通道0计数初值高8位MOVAL，74HOUT33H，ALMOVAX，TIME1；取通道1计数初值OUT31H，AL；写通道1计数初值低8位MOVAL，AHOUT31H，AL；写通道1计数初值高8位CLI；关中断XORAX，AXMOVDS，AX；（DS）=0MOVAX，60H；取中断处理程序IP值MOV28H，AX；填OAH号中断向量IP值MOVAX，62H；取中断处理程序CS值MOV2AH，AX；填OAH号中断向量CS值STI；开中断第六章并行接口与基本人机交互接口一、填空题1A口和C口的上半部分(PC7PC4)；B口和C口的下半部分(PC3PC0

35、)分析：8255A的内部控制部分包括A组和B组控制部件，A组控制电路控制端口A和端口C的上半部分，B组控制电路控制端口B和端口C的下半部分。每组控制部件从读/写控制逻辑接受各种命令，从内部数据总线接收控制字，并发出适当的命令到相应的I/O端口，以确定各个端口的工作方式。23；方式0、方式1和方式2；2；方式0和方式1；方式0或方式1分析：8255A的A组和B组可以通过程序分别设置工作于不同的工作方式组合，在此要注意只有A组能工作于方式2。3方式0分析：A口工作在方式1或方式2时，均要使用PC4PC7中部分或全部信号线作为固定的应答信号线和中断请求线。此题PC4PC7全部为输出线，说明A口工作时

36、无固定的应答控制线，由此判断A口只能工作在方式0。4A、B和C5和IBF6“0”；“1”；“0”；“0”；“1”78,2分析：如果采用线性键盘结构，64个键就是64位。因此需要8个8位的端口。如果采用矩阵键盘结构，用88矩阵结构，则只需要两个端口，一个用作行/列输出，一个用作列/行输入。8C9.中断允许位，C口置/复位控制字。二、选择填空题1.B2.（B、C）3.C4.（A、A、D、B、A）5.C6.C7.D8.D9.B10.A11.B12.B13.C14.C15.D16.A1.分析：无论并行接口还是串行接口，接口与MPU之间的数据传输都是并行的。3.分析：根据题意：8255A使用地址总线A1

37、、A0选择端口，A口地址为0F4H。当CPU访问0F7H端口时，A1A0=11，而0F7H端口的高端地址与0F4H端口的高端地址完全相同，说明8255被选中，即0F7H为8255控制寄存器端口地址。4.分析：根据图中打印机与8255A的握手信号线的连接关系，可知8255A并没有用固定的应答线，也未使用中断，所以口A只可能工作在方式0；而口C在作为一个独立端口时，只有方式0一种工作方式。所以A口、C口均工作方式0。在方式0下，I/O同步控制方式可以是无条件传送或查询式传送，由图中打印机与8255A使用两条非固定握手信号线，可知I/O同步控制方式是查询式，即只有打印机非“忙”时，才能输出数据。关于

38、口地址的计算方法参见上题，但此题中要注意：最低两位地址线A1A0并没有对应地接到芯片的内部端口选择线A1A0上，而是颠倒了顺序。5.分析：8255A在方式1下，无论输入还是输出均使用二根握手联络信号，输入使用和IBF；而输出使用和。6.分析：8255A方式控制字最高为D7固定为1，所以答案C正确。7.分析：当外部输入设备通过工作在方式1的8255A与CPU相连接时，如果外部设备的输入数据已经送到端口的数据输入缓冲器锁存，则IBF变高，此时若中断是允许的，即INTE为高时，则INTR也变高，可通过INTR向CPU发出中断请求或查询INTR状态，来判明外设数据是否准备好，所以选D。8.分析：当82

39、55A的端口A和端口B都工作在方式1输入时，端口C的PC0PC5被固定作为端口A和端口B的联络控制信号使用。而PC7和PC6两位没有专门指定用途，可以设定为输入或输出使用。三、对错判断题1.分析：8255A工作于方式2时，B口只能工作在方式1或方式0。2.分析：键盘、显示器、打印机等人机交互设备的数据缓冲区采用的是队列结构，其进出原则是先进先出。3.分析：8255的状态字应通过读C端口获得。第七章串行通讯接口一、填空题1RS-232C异步串行通讯接口2起始位；“0”；83重叠错；奇偶错；帧格式错分析：重叠错是指CPU未及时读走接受缓冲器的输入字符，接受端又接受到新数据引起的错误；奇偶错指接受到

40、的数据中1的个数与规定的偶数个或奇数个不符；帧格式错指出接受到的数据没有正确的停止位。4300bps；1200bps；19200bps分析：、分别是发送器和接受器时钟，它们分别控制发送和接受字符的速度。在同步模式时，、的频率相同为数据传输的波特率；在异步方式下，、的频率与波特率的关系为：时钟频率=n波特率；n是波特因子，可编程选取为1、16、64。5异步串行通信和同步串行通信；单工方式、半双工方式和全双工方式6当传输距离与传输速率发生矛盾时，让数字信号直接在传输线上传送，信号会发生畸变和失真74.2667分析：位周期=（秒），总码元数=1021024=2048（位）所以，所需时间=位周期总码元

41、数=20480=4.2667（秒）8RxD，接收数据，CPU，TxD9字符，起始位，1，低电平“0”10.停止位；1位、或2位；高电平“1”11.请求发送；清除发送12.输入；输出13.RxRDY二、选择题1.B2.B3.C4.A5.C6.D7.D8.C9.B10.D11.B12.A13.C14.C15.B2.分析：波特率是指单位时间内传送的有效二进制数据位数，故A错；收/发时钟频率与波特率通常有下列关系：收/发时钟=n波特率，n称为波特率因子，故C错；作为一种标准，国际上规定了一个标准的波特率系列为：110、300、1200、2400、4800、9600和19200，所以64bps不是标准波

42、特率，故D错；根据异步串行通信协议规定的数据信息格式，一般每帧信息可由712位组成，故B是对的。3.分析：串行通讯至少需要2根导线，即1根传输线和一根地线，所以A错；半双工的含义是指数据可以从分时地在两个不同的方向传送，所以B错；同步串行通讯为保证字符与字符间、字符内位与位之间严格同步，发、收双方必须使用同一时钟源，所以D的说法也不正确；唯有C的说法是正确的。4.分析：两台PC机通过其串行接口直接通信时，有两种接法，即8线连接法和三线连接法。8线连接法使用TXD、RXD、PGND（保护地）和GND（信号地）这8根基本信号线，主要采用反馈与交叉连接相结合的方法（TXD与RXD、与交叉相连、与反馈

43、相连）。三线连接法只需用到发送数据线TXD、接收数据线RXD和信号地GND三根信号线、TXD与RXD也采用交叉相连。5.分析：异步通信中，发送设备常通过保持发送输出端为“空号”来通知接收端发送已终止，接收端一旦连续接收到“空号”（BREAK序列）的时间已超过由起始位到停止位的一个完整字符传输时间，即可识别出发送端已终止发送。8.分析：RS-232-C接口采用的是负逻辑（EIA电平），其逻辑电平定义如下：逻辑“0”：+3V+15V逻辑“1”：-3V-15V三、对错判断题1.2.3.4.5.6.7.8.9.10.11.12.13.14.15.5.分析：采用串行数据通信时，数据在传输线上是一位一位的

44、传输，但并非需要等到接受端收到上一位数据后才能送出下一位数据。6.分析：尽管RS-232C接口使用的也是数字逻辑信号，但RS-232C电平与TTL/CMOS电平不兼容，故与两者连接时，必须进行电平转换，而不能直接连接。7.分析：调制解调器是一个兼具调制和解调功能的组合器件，调制是把数字信号转换为适合在电话线路上传送的音频模拟信号，而解调是将传输线上的音频模拟信号还原为数字信号。四、计算题1解：由题可知，每发送一个字符，实际需发送1个起始位，8个信息位，1个奇偶校验位和2个停止位，即每发送一个字符，实际需发送1+8+1+2=12个二进制位。所以：每秒能传输的最大字符数=800（字符/秒）此题是远

45、距离通信，若让数据通过串行接口直接在传输线上传送，容易产生信号畸变和失真。所以，远距离通信时，常在通信线路上引入调制、解调设备（通常是调制解调器MODEM），即发送方使用调制器把要传送的数字信号转换为适合在线路上传输的音频模拟信号；接收端使用解调器从线路上测出这个模拟信号，并还原成数字信号。通信示意图如图9.3所示。第八章模拟I/O接口一、选择填空题BBCDBDBDBCCCAAC1.分析：逐次逼近式ADC的转换时间主要与ADC的位数有关，而与模拟输入电压大小无关，n位ADC的分辨率为。2.分析：基准电源、解码网络、运算运大器和输入数据缓存器都D/A转换器的基本组成部件，但运算运大器和输入数据缓

46、存器不是所有DAC芯片必不可少的基本组成部件。有些以电流形式输出的芯片（如DAC0832、DAC1210）不含运算运大器，若要以电压形式输出，则要外加运算运大器；而有些芯片则没有输入数据缓存器，这时DAC就不能与MPU直接相连，要通过接口才能与MPU相连。只有解码网络和基准电源是各种D/A转换器芯片中必不可少的基本组成部件。3.分析：线性误差是指实际输出与理想输出的最大差值。在本题中，线性误差值为：输入数字量0CH对应的理想输出为：实际输出为：7.50.28V，即7.227.78，所以上述答案只有C符合要求。4.分析：DAC的精度特性常用满量程电压VFS的百分数、最低有效位LSB的分数和二进制位数的形式给出。精度为百分之几，是指其最大可能误差为：VFS百分数。n位DAC精度为，则其最大可能误差为：。精度为n位，是指其最大可能误差为：。5.分析：由于