宽带频率滤波器教案资料.doc

《宽带频率滤波器教案资料.doc》由会员分享，可在线阅读，更多相关《宽带频率滤波器教案资料.doc（47页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、Good is good, but better carries it.精益求精，善益求善。宽带频率滤波器-南京理工大学毕业设计说明书(论文)作者:陈雨晴学号：0804220202学院(系):电子工程与光电技术学院专业:通信工程题目:宽带频率综合器副研究员yanjiuyuan楚然指导者：(姓名)(专业技术职务)评阅者：(姓名)(专业技术职务)2012年6月-毕业设计说明书（论文）中文摘要现代电子技术的发展对电子设备关键器件频率合成器提出了越来越高的要求，对频率合成器的频谱纯度，相位噪声调频速度等指标的要求在不断提高。一句话应用系统的不同，对各项指标要求的侧重点也有所不同。本文介绍了直接数字频率

2、合成器的基本结构，工作原理，杂散来源和输出频谱特性;讨论了锁相环的基本结构，相位模型，频率响应，噪声和杂散性能;利用DDS分辨率高和频率转换时间段，以及PLL对杂散的抑制能力较强的特点，讲DDS与PLL进行组合，实现该两种技术的优势互补。采用DDS+PLL+倍频的技术将DDS超高频率分辨率，极高的频率准确度和容易实现程控等优点与锁相环良好的窄带跟踪滤波特性相结合，研制了频谱纯净的X波段频率合成器。该频率合成器采用单片机控制DDS和PLL，通过DDS激励PLL实现C波段的频率输出，经过二倍频得到X波段的输出频率。本人阐述了X波段频率合成器的具体方案，哥哥模块的功能和实际设计中应该注意的问题，重点

3、讨论了单片机和AD9850的硬件接口电路，串行工作流程，PLL的设计以及C波段和X波段滤波器的设计。根据系统要求，选择了合适的器件来搭建电路，进行了合理的电路布局和电磁兼容设计。通过实际测试，获得系统的相位噪声。最后对结果进行讨论，分析了存在的问题，并且提出了解决的方法。关键词直接数字频率合成器锁相环X波段相位噪声毕业设计说明书（论文）外文摘要TitleWidebandfrequencysynthesisfilterAbstractThefantasticdevelopmentoftheelectronictechnologyisbringingforwardhigherrequestforf

4、requencysynthesizer.Allfrequencysynthesizerswithhighlypurespectrum,lowphasenoiseandfastfrequencyswitchingspeedhavedominateddevelopmentdirectionofthefrequencysynthesistechnology.Accordingtodifferentapplicationfields，thepointemphasizedofeachsystemisalsodifferent.Thehybridfrequencysynthesistechnologyca

5、lledDDS+PLL+frequencydoublingusedinthesubjecthasmanyadvantages.Usingthismethod,themeritsofDDSsuchassuperfinefrequencyresolution，highfrequencyaccuracyandeasyprogrammedcanbeincombinationwithexcellentcharacterofnarrow-bandtracingfiltermeritsofPLL.Thereby，purespectrumcharacterofthefrequencysynthesizerin

6、X-bandcanberealized.ByadoptingthehybridDDS+PLLfrequencysynthetictechnologycontrolledbyMCU,theC-bandfrequencysynthesizerhasbeendevised.ThenafrequencydoubllermaketheoutputfrequencyexpandtoX-band.Thefunctionalrealizationofeachmodule,somequestionswhichmustbepaymuchattentioninthesystemdesignarerepresente

7、dandanalyzedindetail.ThehardwareinterfacecircuitofSCMandAD9850theAD9850serialworkingflow,thedesignofPLL,thedesignofC-bandandX-bandfiltersareintroducedspecially.Accordingtotherequirementofsystem,devicessuitabletoputupthecircuitarechosed,carryingontherationalcircuitoverallarrangementanddesignofEMC.Pha

8、senoiseresultandpictureofspectrumwithspurarepresented.Finally,analysisoftheresultisgiven,andtheexistingproblemaswellasmethodstoresolveitaremotioned.KeywordsDDS，PhaseLockedLoop(PLL)，X-band，Phasenoise.目次1绪论21.1选题背景及意义21.2频率合成技术现状与未来31.3本文的主要内容41.4总结52频率合成器的基本知识72.1频率合成器的简介72.2频率合成器及其技术指标72.3锁相环频率合成器82

9、.3.1锁相环频率合成器工作原理82.3.2基本环路方程92.3.3环路相位模型和基本方程122.3.4锁相环路的线性分析132.4本章小结143相位噪声的分析143.1相位噪声的介绍143.2相位噪声对接收机的影响153.3相位噪声和抖动的关系163.4相位噪声和抖动分析173.5常见的相位噪声优化方法183.5.1滤波技术183.5.2去除尾电流源技术183.5.3减小压控电压增益203.5.4QVCO203.5本章小结204宽带频率综合滤波器详细设计214.1各个模块的功能和预期指标214.2相位噪声分析234.3DDS与MCU模块设计234.3.4DDS和单片机电磁兼容的问题284.4

10、DDS后级滤波器和放大器的设计284.5PLL模块的设计和实现294.5.1PLL模块的主要器件和技术指标294.5.2环路滤波器的设计304.5.3R分频器和N分频器的设置324.5.4单片机对PLL的控制324.5.5功率分配器的设计324.6X波段放大倍频模块的设计和实现334.6.1C波段滤波器和X波段滤波器的设计334.6.2放大器和倍频器的设计344.6.3X波段频率合成器的调试344.7本章小结365系统仿真36总结39致谢40参考文献411绪论1.1选题背景及意义近几年用户对通信仪器的需求大大刺进了通信系统的系统演变和市场扩大。用户要求逐步提升移动通信服务质量，使得移动通信运营

11、商提高了仪器的投资。同时通信运营商要求通信设备生产商提供靠谱点、效率高的通信仪器，于是通信设备生产商也提高了了在通信测试仪器方面的投资。随着3G等移动通信在中国的不断发展和应用，射频测试仪表设备有着广阔的市场前景，在该领域进行自主开发具有很深远的现实意义。频率合成器是用高精度晶体振荡器作为基准，通过合成技术能产生一系列具有一定频率间隔的高清度频率源，分直接合成和锁相环合成两种。它被大范围应用于通信、导航、雷达、电子战等领域中,被誉为电子设备的“心脏”,对接收机的性能有重要的影响。随着军事发展的需要,信号侦收频段在扩展,需要研制宽频带、小步进微波频率合成器。现代战争是争夺电子频谱控制权的战争。在

12、空间通信、雷达测量、遥测遥控、射电天文、无线电定位、卫星导航和数字通信等先进的电子系统中都需要有一个频率高度稳定的频率合成器。电子干扰使雷达、通信面临着新的挑战。通信在电子战中跳频体制成为一种重要的军事通信手段。跳频通信系统必须装备与跳频速度相适应的频率合成器。一个性能优良的频率合成器应同时具备输出相位噪声低、频率捷变速度快、输出频率范围宽和捷变频率点数多等特点。频率合成理论大约是在30年代中期提出来。最初产生并进入实际应用的是直接频率合成技术。六十年代末七十年代初，相位反馈控制理论和模拟锁相技术的在频率合成领域里的使用，掀起了频率合成技术发展史上的一次变革，相干间接合成理论就是这场革命的孕育

13、结果。接着数字化的锁相环路部件如数字鉴相器、数字可编程分频器等的涌现及及在锁相频率合成技术中的应用产生了数字锁相频率合成技术。由于不断引进和借鉴如吞脉冲计数器、小数分频器、多模分频器等数字技术发展的产物，数字锁相频率合成技术已相当成熟。目前频率合成主要有三种方法：直接模拟合成法、锁相环（PLL）合成法和直接数字合成法。直接模拟合成法利用倍频（乘法）、分频（除法）、混频及滤波，从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快（小于100ns），但是体积大、功耗大，目前已基本不被采用。直接数字合成（DDS）是近年来迅速发展起来的一种新的频率合成方法。直接数字频率合成(DDS-Dire

14、ctDigitalSynethsizer)技术于1971年首先被提出。锁相环合成法通过锁相环完成频率的加、减、乘、除运算。该方法结构简单、集成容易，频谱纯度高，被大幅度运用，但存在高分辨率和快转换速度之间的矛盾，一般只能用于大步进频率合成技术中。现代电子技术的发展对电子设备关键器件-频率合成器提出了越来越高的要求，对频率合成器的频谱纯度、相位噪声和跳频速度等指标的要求在不断提高。依据应用系统的不同，对各项指标要求的侧重点也有所不同，利用微波固态电路基础知识,采用锁相环频率合成技术实现X波段宽带频率综合器。这种方法是利用锁相PPL构成频率合成器，锁相频率合成技术是利用鉴相器、环路虑波器，压控振荡

15、器以及分频器的特性，使压控振荡器的输口频率与基准参考频率之间保持严格的比例关系并得到相同的频率稳定度。这种锁相频率台成器电路简单，成车低廉，具有极宽的输出频率范围、自好的寄生频率抑制性能、很高的频谱纯度和输自频率易于控制等长处，其主要缺点是频率变换时间较长所以很难实现快速跳频一个锁相相环只能一个时间段输出一个频，最高工作额率不是很高，此外，假如要求PLL的输出达到细步长就需要很低的鉴相频率，于是在相同的输出频率前提下锁相环路的预分频比N会增大，输出信号频率的相位噪声恶化比较糟糕，所以利用PLL实现高分辨率比较目难。锁相频率台成技术的关键在锁相环路的信号跟踪相位噪声指标、环路的稳定性和捕捉性能的

16、分析上而不放在组台频率的抑制上。1.2频率合成技术现状与未来这几年随着GSM、GPRS-3G和正在提出标准的4G等移动通信技术以及无线本地环路(WLAN)等无线接入技术的发展，合成孔径雷达、多普勒脉冲雷达在现代军事、国防、航空航天科技领域应用过程中的得到前进与发展，世界各国尤其看重频率合成器的发展。不断增长的社会需要以及微电子技术、计算机技术、信号处理技术的不断进步都促进了频率合成技术的发展，在锁相环频率合成方面产生各生产频率合成芯片的公司如ADI、NSC、MotorolaPSC及Cypress等陆续推出各自的品牌产品，使得PLL频率合成技术有了很大发展。鉴相器不在运用传统的电压型，而是运用电

17、流型电荷泵技术，这样使得鉴相器的输出转变为误差电流而不是误差电压。本技术的优势在于锁相环路滤波设计时可以运用无源环路滤波器，于是得到的结论是锁相环仍然可以满足理想二阶环路滤波器的性能，同时它又能改善由于环路滤波中存在有源器件造成对相噪的影响，根据实际情形不一样可以改善38dB的相位噪声。还有一种技术是小数（分数）分频技术(Fractional-N)。他可以使得在程序分频值N较大时依旧可使输出相噪有很高技术指标。另一种A调制频率合成弥补了小数分频技术的不足现在已有许多性能良好的的单片PLL频率合成器，比如有美国Motorola公司的MC145191/2/3美国Qualcomm的Q3236，美国N

18、ationalSemiconductor的LMX1600系列，LMX2315/25、LMX2306/16/26，LMX2330：ADI公司的ADF41XX系列，以及Peregrine半导体公司的PE3291/3292芯片等。如上集成锁相环优点是体积小，还有工作频率可达到很高。各个公司还在互联网上传了许多设计资料和本公司产品的仿真软件，于是大幅度降低了系统设计者的工作量。同样这些芯片的价格也很低。面对那么多优势，现在的大部分频率合成方案都选择了性能优异的PLL芯片。对于DDS，目前生产DDS芯片的公司主要有美国ADI、Qualcomm、Sciteg、Standford、Harris及Synegy

19、等公司以及法国的Omerga、Dassault公司等。市场上质量高的DDS芯片有很多，Qualcomm公司新生产了DDS系列Q2220、Q2230、Q2334、Q2240、Q2368，在这之中Q2368的工作频率130MHz,分辨率0.03H杂散-76dBc，变频时0.1us；Sciteq公司生产了一系列的DDS芯片，在这之中DDS431的工作频率达到1.6GHz，能正交输出，杂散-45dBc。各种频率合成技术各有优势，但现在的频率综合技术发展趋势是利用PLL、DDS、DRO、混频、倍频等技术合理组合起来，如此可以使得频率合成器的相位噪声，杂散指标、跳频时间和输出频率范围等技术指标大大提高。1

20、.3本文的主要内容设计的主要工作就是为满足宽带调谐接收机的要求而展开对X波段宽带频率合成器的一些研制工作，进一步培养学生对所学专业知识的综合应用能力，包括资料检索、专业文献阅读、设计能力和试验能力。设计一个宽带频率综合器，使对频率综合器的原理有一个比较全面和深入地了解，能够初步掌握频率综合器设计的基本流程，具备设计能力。在功能上，它完成如下工作：利用微波固态电路基础知识，采用锁相环频率合成技术实现X波段宽带频率综合器，接收外部同步源或者使用自带的参考源以锁相环方式实现两路宽频本振信号输出，并分别作为收发信机的本振。由于需要支持多种制式，要求该频综源具有较大的输出频率范围、优良的相位噪声及杂散谐

21、波性能，后者正是本文实现过程中的难点与重点我将整个设计计划分为三个阶段1项目准备阶段。作为宽带频率综合器这样高难度的领域，项目的准备阶段尤其重要。首先，宽带频率综合器作为一个系统，包括软件、硬件。这要求有全面的整体分析，系统分析对于确定整个升级方案具有很重要的影响。在需求分析确定后，就要收集和整理资料。参考各方面资料，参考已有成果的的经验与设计方案。2方案设计阶段。明确整体需求后，要按照需分析的结果来进行详细设计，并对方案进行不断的验证和修改以达到满意的结果。3各个模块器件的选型。集成电路已经有50年的发展史。通信系统设计的各个方面，有很详尽的方案。运用集成芯片，采用比较成熟的套片综合完善系统

22、的设计，不仅可以降低整个系统的损耗，而且还提高了系统的稳定性，减少了价格成本。利用离散的芯片设计方案，能够给设计带来很灵活的思路，能够依照设计要求合理布置各个仪器在接收链路中的位置，最大限度的优化设计。因为采用分立芯片，所以每一级芯片之间的阻抗匹配就变得尤其重要，假如匹配不好就会对信号产生不可估计的影响。分立芯片在一定程度上提高了了设计的难度，而且给设计的调试带来了很大的困难，在调试中会出现一些不稳定因素。而且各个芯片都有或多或少损耗，就噪声这个设计会有很大的功耗，达不到最初设计的要求。就此，在整个设计过程中要权衡利弊，在符合各个产品的要求下，尽量运用比较成熟的设计方法，这样做可以大大减少设计

23、难度和调试难度、减低了各个阶段工作量、提高设计的稳定性和可靠性。1.4总结本课题研究的具体问题时利用微波固态电路基础知识,采用锁相环频率合成技术实现X波段宽带频率综合器。这种方法是利用锁相PLL构成频率合成器，锁相频率合成技术是利用鉴相器、环路虑波器，压控振荡器以及分频器的特性，使压控振荡器的输口频率与基准参考频率之间保持严格的比例关系并得到相同的频率稳定度。PLL虽然有频率高、带宽宽以及频谱质量好等优点,但是存在置频时间长、分辨力较低等缺点。而DDS优点比较突出，它的频率分辨力很高高，频率转换时间也快，能够输出较低的相位噪声,它也有很多不足，例如其输出频率就很低低、输出杂散多。假如我们把上面

24、两个结合起来,取长补短,便可综合他们的优势得到更高的频率分辨力、更快的频率转换时间、低相噪和较宽的输出频率范围。常用的X波段频率合成器的设计方案DDS+PLL组合有两种方式：DDS直接激励PLL，DDS内插PLL，DDS与PLL混频。不管使用哪种方式,都可以得到较高分辨力，较快的频率转换时间和较宽频率范围的输出频率。但两种组合特点依旧有些不同点。PLL内插DDS的组合中,由于DDS输出不经PLL倍频,所以输出的相位噪声比较低和杂散性能比较稳定,但他又要要求滤除混频器产生的多余分量,对环路参数有很大影响,提高了设计难度,调试硬件的时间增长,相对而言前者硬件结构简单而且容易实现,系统稳定性高。综合

25、各方面的考虑本方案采用DDS与PLL混频的方式对X波段频率合成器进行设计。2频率合成器的基本知识现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求.随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能够符合系统设计的需要。晶体振荡器具有较高准确度和较高稳定度，成为各种电子系统的必选部件。但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足各个电子系统的需求，在通信、雷达、测控、仪器仪表等应用领域，常常要求提供一系列高准确度和高稳定度的频率源，这就往往需要频率合成技术。2.1频率合成器的简介频率合成是指以一个或少量的高准确度和高稳定

26、度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。用来产生这些频率的部件就成为频率合成器或频率综合器。频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。该方法优势是有很快的频率转换时间，但是体积大、功耗大，成本

27、高，目前已基本不被采用。锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。2.2频率合成器及其技术指标频率合成一个或少量的高准确度高稳定的标准频率作为参考频率,由此导出多个或大量的输出频率.这些输出频率的准确度和稳定度与参考频率是一致的,频率合成器就是用来产生这些频率的部件.1频率范围频率范围是指频率合成器输出的最低频率fomin和最高频率fomax之间范围变化,也可用覆盖系数k=fomax/fomin表示。假如覆盖系数k23时,

28、整个频段能够划分为几个分波段。,分波段的覆盖系数一定情况下根据于压控振荡器的性能来确定。2频率间隔频率合成器具有不连续的输出。两个相邻频率之间的最小间隔,就是频率间隔。频率间隔别名为频率分辨率。各个频率合成器的不同用处,变要求有不同的频率间隔。3频率转换时间频率转换时间是指频率合成器从某一个频率转换到另一个频率,并达到稳定所需要的时间。他取决于所采用频率合成的方法4准确度与频率稳定度频率准确度是指频率合成器工作频率偏离规定频率的数值,即频率误差。而频率稳定度是指在规定的时间间隔内,频率合成器频率偏离规定频率相对变化的大小。2.3锁相环频率合成器这一部分首先阐明了锁相环的基本原理及构成，导出了环

29、路的相位模型和基本方程，概述了环路的工作过程2.3.1锁相环频率合成器工作原理锁相环（PLL）是一个相位跟踪系统。最基本的锁相环方框图如图1所示。它包括三个基本部件，鉴相器（PD）环路滤波器（LF）和压控振荡器（VCO）参考信号PDur(t)LFud(t)VCOuc(t)uo(t)输出信号图2.1锁相环的基本构成设参考信号(1)式中Ur为参考信号的幅度r为参考信号的载波角频率r(t)为参考信号以其载波相位rt为参考时的瞬时相位若参考信号是未调载波时，则r(t)=1=常数。设输出信号为(2)式中Uo为输出信号的振幅,0为压控振荡器的自由振荡角频率0(t)为参考信号以其载波相位0t为参考时的瞬时相

30、位,在VCO未受控制它是常数，受控之后他是时间函数。则两信号之间的瞬时相位差为(3)由频率和相位之间的关系可得两信号之间的瞬时频差为(4)鉴相器是相位比较器，它把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差e(t)的误差电压ud(t)。环路滤波器的作用是滤除误差电压ud(t)中的高频成分和噪声，以保证环路所要求的性能，提高系统的稳定性。压控振荡器受控制电压uc(t)的控制，uc(t)使压控振荡器的频率向参考信号的频率靠近，于是两者频率之差越来越小，直至频差消除而被锁定。因此，锁相环的工作原理可简述如下：首先，鉴相器把输出信号uo(t)和参考信号ur(t)的相位进

31、行比较，产生一个反应两信号的相位差e(t)大小的误差电压ud(t)，ud(t)经过环路滤波器的过滤得到控制电压uc(t)。uc(t)调整VCO的频率向参考信号的频率靠拢，直至最后两者频率相等而相位同步实现锁定。锁定后两信号之间的相位差表现为一固定的稳态值。即(5)此时，输出信号的频率已偏离了原来的自由频率0控制电压uc(t)=0时的频率，其偏移量由式（4）和式（5）得到为这时输出信号的工作频率已变为(6)由此可见，通过锁相环路的相位跟踪作用，最终可以实现输出信号与参考信号同步，两者之间不存在频差而只存在很小稳态相差。2.3.2基本环路方程为了建立锁相环路的数学模型，首先建立鉴相器、环路滤波器、

32、压控振荡器的数学模型。1. 鉴相器鉴相器(PD)又称相位比较器，它是用来比较两个输出信号之间的相位差e(t)。鉴相器输出的误差信号ud(t)是相差e(t)的函数。鉴相器按其鉴相特性分为正弦型，三角形和锯齿波形。作为原理分析，通常使用正弦型，较为典型的正弦鉴相器可用模拟乘法器与低通滤波器的串接构成。其模型如图2所示：LPFui(t)ud(t)uo(t)图2.2正弦鉴相器模型若以压控振荡器的载波相位0t作为参考，讲输出信号u0(t)与参考信号ur(t)变形，有：(7)(8)式中，2(t)=0(t)，（9）将u0(t)与ur(t)相乘，滤波20分量，可得：（10）式中，Ud(t)=KmUrUo/2，

33、Km为相乘器的相乘系数，单位为1/V，Ud越大，在同样的e(t)下，鉴相器的输出就越大。因此，Ud在一定程度上反映了鉴相器的灵敏度。e(t)=1(t)-2(t)为相乘器输入电压的瞬时相位差。下图是正弦鉴相器的数学模型和鉴相特性。Udsin()1(t)e(t)0(t)Ud(t)sine(t)图2.3正弦鉴相器的数学模型图2.4正弦鉴相器的鉴相特性2. 环路滤波器环路滤波器是一个线性低通滤波器，他可以滤除误差电压ud(t)中的高频分量和噪声，更关键的是它对环路参数改善有很重要的影响。环路滤波器由线性原件电阻、电容、和运算放大器组成。它是一个线性系统。常用的环路滤波器有RC积分滤波器、无源比例积分滤

34、波器和有源积分滤波器三种。下面以介绍有源比例积分滤波器为主。有源比例积分滤波器有源比例积分滤波器由运算放大器组成。当运放器开环电压增益A为有限值时，它的传递函数为(11)式中由图5可见，它也具有低通特性与比例作用。相频特性也有超前校正的作用。图2.5有源比例积分滤波器及其特性3.压控振荡器压控振荡器（VCO）是一个电压-频率变换器，再换路政作为被控振荡器，它的振荡频率应随输入控制电压uc(t)的线性的变化，即(12)式中v(t)是VCO的瞬时角频率，K0是线性特性斜率，表示单位控制电压，可使VCO角频率变化的数值。因此又称为VCO的控制灵敏度与增益系数，单位为.在锁相环路中，VCO的输出对鉴相

35、器起作用的不是瞬时角频率，而是瞬时相位，即(13)将此式与uo(t)=Uocos0t+2(t)，比较，可以知0t为参考时的输出瞬时相位为(14)由此可见，VCO在锁相环的作用是积分。上式就是压控振荡器相位控制的模型，在复频域的表示式为（15）VCO的传递函数为(16)下图为VCO模型。uc(t)2(t)2(s)uc(s)图2.6VCO的复频域模型2.3.3环路相位模型和基本方程将环路滤波器，鉴相器，压控振荡器这三个模型连接起来，就可以得到完整的锁相环路的模型。如下图7所示1(t)e(t)UdsinF(p)ud(t)uc(t)2(t)图2.7锁相环路相位模型复时域分析时可用F(p)来表示。其中（

36、p=d/dt）是微分算子。这样根据上图得到锁相环路的基本方程。(17)(18)将(12)代入(11)得(19)设环路输入一个频率r和相位r均为常数的信号，即（20）式中，0是控制电压uc(t)=0时VCO的固有振荡频率，r是参考输入信号的相位。令则(21)将式(11)代入式（10）可得固有频率输入时的环路基本方程(22)在闭环之后的任何时刻存在着如下关系：瞬时频差=固有频差-控制频差，记为，即2.3.4锁相环路的线性分析要进行锁相环路的线性分析的首先要做的是进行环路同步，线性分析其实就是鉴相器的线性化。也可能有非线性的压控振荡器，只要采用合理的设计与应用就可以做到得到线性化的压控振荡器。鉴相器

37、拥有三角波和锯齿波鉴相特性，在很大范围内有限性.对于正弦型鉴相特性,当|e|/6时,能够利用斜率为Kd的直线代替原点附近的特性曲线。因此可得：(24)用Kde(t)取代基本方程式(16)中的(25)Udsine(t)可得到环路的线性基本方程或(26)式中，K=K0Kd称为环路增益。K的量纲为频率。式(20)相应的锁相环线性相位模型如下图所示。图2.8正弦鉴相器线性化特性曲线Kd1(t)e(t)2(t)Kde(t)KdF(p)1(t)e(t)2(t)图2.9线性化鉴相器的模型图2.10锁相环的线性相位模型(时域)2.4本章小结本章首先给出直接数字频率合成技术的基本工作原理及其应用特性，然后采用数

38、学方法分析了DDS的输出频谱特性，重点分析其杂散频谱的分布规律，给DDS的工程应用提供理论基础。本章详细列举了鉴频鉴相器、电荷泵、滤波器、压控振荡器、分频器等电路结构，对各个模块的设计要点做了简单说明，并且给出了环路锁定时间的理论公式以及线性小信号模型。对频率综合器有了较详细的了解，对接下来各个模块的设计奠定基础。3相位噪声的分析3.1相位噪声的介绍相位噪声是衡量频率标准源(高稳晶振、原子频标等)频稳质量的重要指标，随着频标源性能的不断改善，相应噪声量值也大幅度降低，所以对相位噪声谱的测量要求也越来越高。传统的零拍测量法已经出现很大危机，尤其是怎样降低测量系统本身的噪声对测量结果的影响，提高系

39、统的测量灵敏度也变得很有难度。相位噪声是对信号时序变化的另一种测量方式，其结果在频率域内显示。用一个振荡器信号来解释相位噪声。如果没有相位噪声，那么振荡器的整个功率都应集中在频率f=fo处。但相位噪声的出现将振荡器的一部分功率扩展到相邻的频率中去，产生了边带(sideband)。从图2中可以看出，在离中心频率一定合理距离的偏移频率处，边带功率滚降到1/fm，fm是该频率偏离中心频率的差值。相位噪声通常定义为在某一给定偏移频率处的dBc/Hz值，其中，dBc是以dB为单位的该频率处功率与总功率的比值。一个振荡器在某一偏移频率处的相位噪声定义为在该频率处1Hz带宽内的信号功率与信号的总功率比值。相

40、位调制的方法：PSK，DPSK，DQPSK产生.相位噪声的起因：放大器噪声和非线性克尔效应，也即自相位调制（SPM）和交叉相位调制（XPM）和四波混频，但一般在分析的时候只考虑到SPM引起的相移效应。3.2相位噪声对接收机的影响电子技术的发展，使器件的噪声系数越来越低，放大器的动态范围也越来越大，增益也大有提高，使得电路系统的灵敏度和选择性及线性度等主要技术指标都得到较好的解决。随着技术不断提高，对电路系统又提出了更高的要求，这就要求电路系统必须低相位噪声，在现代技术中，相位噪声已成为限制电路系统的主要因素。低相噪对提高电路系统性能起到重要作用。在现代接收机中，各种高性能，例如大动态、高选择性

41、、宽频带捷变等都受相位噪声限制。尤其在目前电磁环境越来越恶劣的情况下，接收机经过混频从强干扰信号中提取弱小有用信号是非常重要的。如果在弱小信号邻近处存在强干扰信号，这两种信号经过接收机混频器，就会产生所谓倒易混频现象。看出本振相噪差时，混频后中频信号被混频后的干扰信号所淹没，如果本振相噪好则信号就能显露出来，只需有一个好的窄带滤波器既可有效的滤出信号。如果本振相噪差，即使中频滤波器能够滤除强干扰中频信号，强干扰中频信号的噪声边带仍然淹没了有用信号，使接收机无法接收到弱小信号，尤其对大动态、高选择性的接收机，这种现象很明显。因此要求接收机具有良好的选择性和大动态，则接收机本振信号的相噪必须好。3

42、.3相位噪声和抖动的关系相位噪声和抖动是对同一种现象的两种不同的定量方式。在理想情况下，一个频率固定的完美的脉冲信号(以1MHz为例)的持续时间应该恰好是1微秒，每500ns有一个跳变沿。抖动是一个时域概念，抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。通常10MHz以下信号的周期变动并不归入抖动一类，而是归入偏移或者漂移。抖动有两种主要类型：确定性抖动和随机性抖动。确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。造成确定性抖动的来源主要有4种：1.相邻信号走线之间的串扰：当一根导线的自感增大

43、后，会将其相邻信号线周围的感应磁场转化为感应电流，而感应电流会使电压增大或减小，从而造成抖动。2.敏感信号通路上的EMI辐射：电源、AC电源线和RF信号源都属于EMI源。与串扰类似，当附近存在EMI辐射时，时序信号通路上感应到的噪声电流会调制时序信号的电压值。3.多层基底中电源层的噪声：这种噪声可能改变逻辑门的阈值电压，或者改变阈值电压的参考地电平，从而改变开关门电路所需的电压值。4.多个门电路同时转换为同一种逻辑状态：这种情况可能导致电源层和地层上感应到尖峰电流，从而可能使阈值电压发生变化。随机抖动是指由较难预测的因素导致的时序变化。例如，能够影响半导体晶体材料迁移率的温度因素，就可能造成载

44、子流的随机变化。另外，半导体加工工艺的变化，例如掺杂密度不均，也可能造成抖动。相位噪声是频率域的概念相位噪声是对信号时序变化的另一种测量方式，其结果在频率域内显示。相位噪声通常定义为在某一给定偏移频率处的dBc/Hz值，其中，dBc是以dB为单位的该频率处功率与总功率的比值。一个振荡器在某一偏移频率处的相位噪声定义为在该频率处1Hz带宽内的信号功率与信号的总功率比值。3.4相位噪声和抖动分析电路板设计师可以通过两种关键技术降低板上的确定性信号抖动：1完全以差分形式收发信号：诸如LVDS或PECL等一些以差分方式收发信号的惯例，都能极大降低确定性抖动的影响，而且这种差分通路还能消减信号通路上的所

45、有干扰和串扰。由于这种信号收发系统对共模噪声本来就有高度抑制能力，因此差分形式本来就有消除抖动的趋向。2仔细布线：只要可能，就要避免出现寄生信号，因为这种信号可能会通过串扰或干扰对信号通路产生影响。走线应该越短越好，而且不应与承载高速开关数字信号的走线交叉。如果采用了差分信号收发系统，那么两条差分信号线就应尽可能靠近，这样才能更好地利用其固有的共模噪声抑制特性。在芯片级上，可以使用以下设计技术将抖动降至最低：1差分信号收发：即使进入芯片的是单端信号，最好也在芯片中将其转换为差分信号，原因同上节所述。2仔细布设信号通路：在对敏感时序信号通路进行布线时必须小心，而且走线越短越好，还应避免与任何数字

46、信号线交叉。只要条件允许，最好将这些信号通路均在屏幕上显示出来。例如，一条在第二层金属平面上的信号通路可以夹在第一层和第三层金属平面之间，而第一层和第三层金属平面均连接到一个干净的地上。3恰当选择缓冲器大小：如果用缓冲器在模块间分配信号，那么必须注意驱动强度的选择。驱动不足会造成信号上升/下降沿过缓，给噪声以可乘之机。4保持基底和地的干净：基底噪声和地噪声是造成确定性抖动的主要原因。在一个有多路同步数字输出的芯片内，地线反弹噪声(groundbounce)可能会达到几百毫伏，甚至1伏。为了降低地线反弹噪声，芯片上应该有尽可能多的电源对，而且这些电源对应尽可能靠近数字输出。5使用一个单独的干净地

47、层：在电路设计中，最好将数字电路的电源与敏感的模拟电路(如振荡器或PLL)的电源分开。数字电路，尤其是高驱动输出数字电路的电源很可能会引入噪声，而且这种电源一旦用于时序电路，那么也会成为增大抖动的一个主要原因。因此，对PLL这样的电路甚至可以利用电源滤波来进一步减小电源噪声的影响。在设计单元模块时可以采用以下技术来减小抖动：1利用尾电流-时序电路中使用的电流与相位噪声之间有一个直接的关系。例如，增大一对差分对的尾电流必定导致抖动性能得到改善。于是我们就必须在降低抖动和缩减功耗之间寻求一个平衡，在适当之处选择性地增大最敏感电路的电流。2仔细布局-在对那些可能引起相位噪声的单元进行布局时必须小心，匹配元件(例如连接到一对差分对的输入)应方