逻辑门电路优秀PPT.ppt

《逻辑门电路优秀PPT.ppt》由会员分享，可在线阅读，更多相关《逻辑门电路优秀PPT.ppt（32页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第三章第三章 逻辑门电路逻辑门电路3.3.1 1 逻辑门电路的一般特性逻辑门电路的一般特性3.3.3 3 集成门电路集成门电路3.4 3.4 逻辑门电路运用中的几个实际问题逻辑门电路运用中的几个实际问题3.3.2 2 半导体器件的开关特性半导体器件的开关特性3.5 3.5 抗干扰措施抗干扰措施内容要求内容要求了解逻辑电路的一般特性；了解逻辑电路的一般特性；了解了解MOS管和管和BJT管的开关特性；管的开关特性；驾驭典型驾驭典型CMOS和和TTL门的逻辑功能、外门的逻辑功能、外部特性、主要参数和运用方法；部特性、主要参数和运用方法；了解一些特殊门电路的逻辑功能；了解一些特殊门电路的逻辑功能；了解

2、实际应用中的若干问题和抗干扰措施；了解实际应用中的若干问题和抗干扰措施；3.1 3.1 逻辑门电路的一般特性逻辑门电路的一般特性 逻辑器件的数据手册一般供应门电路的电逻辑器件的数据手册一般供应门电路的电压传输特性、输入和输出高、低电压、噪声压传输特性、输入和输出高、低电压、噪声容限、传输延迟时间和功耗等技术参数。容限、传输延迟时间和功耗等技术参数。一、输入和输出的高、低电平一、输入和输出的高、低电平 不同系列的逻辑电路，输入和输出对应的电压不同系列的逻辑电路，输入和输出对应的电压 范围也不同。范围也不同。74HC系列系列CMOS门（工作电压为门（工作电压为5V时）：时）：输入电压输入电压：VI

3、H：3.55.0 V VIH(min)VIL：01.5 V VIL(max)输出电压输出电压（所带负载不同，对应电压值也不同）：（所带负载不同，对应电压值也不同）：CMOS负载：负载：VOH：4.95.0 V VOL：00.1 V TTL负载：负载：VOH：3.845.0 V VOL：00.33 V VOH(min)、VOL(max)二、噪声容限二、噪声容限 表示门电路的抗干扰实力。允许叠加在工作信表示门电路的抗干扰实力。允许叠加在工作信号上的最大噪声幅度，称为噪声容限。噪声幅度不号上的最大噪声幅度，称为噪声容限。噪声幅度不超过输入电平的最小值和最大值时，不会引起电路超过输入电平的最小值和最大

4、值时，不会引起电路输出状态的变更。输出状态的变更。噪声容限值越大，抗干扰实力越强。噪声容限值越大，抗干扰实力越强。11vOvI驱动门驱动门负载门负载门VNHVNL输入高电平噪声容限：输入高电平噪声容限：VNH=VOH(min)-VIH(min)输入低电平噪声容限：输入低电平噪声容限：VNL=VIL(max)-VOL(max)三、扇入、扇出系数三、扇入、扇出系数 前后级之间前后级之间电流的联系电流的联系。？扇入系数扇入系数Ni 输入端的个数输入端的个数扇出系数扇出系数No 驱动同类门的个数驱动同类门的个数 有两种状况：拉电流和灌电流有两种状况：拉电流和灌电流前级输出为前级输出为 高电平常高电平常

5、前级前级后级后级流出前级电流流出前级电流IOH（拉电流）拉电流）拉电流负载拉电流负载拉电流负载：负载电流从拉电流负载：负载电流从“与非门与非门”流向外电路。流向外电路。拉电流状况：当驱动门的输出为高电平常，将有拉电流状况：当驱动门的输出为高电平常，将有电流电流IOH从驱动门拉出而流至负载门，当负载门从驱动门拉出而流至负载门，当负载门的个数增多时，必将引起输出高电压的降低，但的个数增多时，必将引起输出高电压的降低，但不得低于标准高电压。不得低于标准高电压。前级输出为前级输出为 低电平常低电平常前级前级后级后级流入前级的电流流入前级的电流IOL(灌电流灌电流)灌电流负载灌电流负载灌电流负载：负载电

6、流从外电路流入灌电流负载：负载电流从外电路流入“与非门与非门”灌电流状况：当驱动门的输出端为逻辑灌电流状况：当驱动门的输出端为逻辑0，负载门，负载门产生灌电流。负载门的个数增加会引起产生灌电流。负载门的个数增加会引起VOL上升，上升，因此负载门的个数不得超过确定限度。因此负载门的个数不得超过确定限度。特殊提示：逻辑门电路的数据手册中不给出扇出系数，必需逻辑门电路的数据手册中不给出扇出系数，必需通过计算或试验得出。通过计算或试验得出。设计时留有余地，保证电路或系统正常运行。设计时留有余地，保证电路或系统正常运行。实际工程中，若实际工程中，若IOH和和IOL不相等，则不相等，则 NOLNOH 通常

7、取二者中的最小值。通常取二者中的最小值。对于对于CMOS门电路，所带负载类型不同时，扇出门电路，所带负载类型不同时，扇出系数不同。系数不同。当负载为当负载为CMOS门时，其输入电容不门时，其输入电容不容忽视。容忽视。例：计算下列状况的例：计算下列状况的CMOS门电路的扇出系数。门电路的扇出系数。1、负载为、负载为CMOS门。门。1）保证其输出高电平为）保证其输出高电平为4.9V。此时此时IOH=-20uA，IOL=20uA，IIH=1uA，IIL=-1uA；（负号表示从器件流出，正号表示流入器件）（负号表示从器件流出，正号表示流入器件）2）允许其输出电平降至）允许其输出电平降至TTL门的门的3

8、.84V。此时，。此时，IOH=-4mA，IOL=4mA，IIH=1uA，IIL=-1uA；解：解：1）NOH=NOL=20/1=20 2）NOH=NOL=4000/1=4000 注：实际不行能，负载门的输入电容充放电注：实际不行能，负载门的输入电容充放电 会影响门电路的开关速度。会影响门电路的开关速度。2、负载为、负载为TTL门（门（74HCT系列与其兼容）。若为系列与其兼容）。若为74LS系列系列TTL门：门：IOH=IOL=4mA，而，而 IIH=0.02mA，IIL=0.4mA。解：解：1）NOH=IOH/IIH=4/0.02=200 NOL=IOL/IIL=4/0.4=10 则，扇出

9、系数为则，扇出系数为10。3.3.2 2 半导体器件的开关特性半导体器件的开关特性 对应于有触点开关的对应于有触点开关的“断开断开”和和“闭合闭合”。1、二极管、二极管正向导通，相当于开关闭合。正向导通，相当于开关闭合。反向截止，相当于开关断开。反向截止，相当于开关断开。2、三极管、三极管3、MOS管管(场效应管）场效应管）场效应管与晶体管的比较场效应管与晶体管的比较 双极型三极管双极型三极管 单极型场效应管单极型场效应管 电流控制电流控制 电压控制电压控制 控制方式控制方式电子和空穴两种载电子和空穴两种载流子同时参与导电流子同时参与导电载流子载流子电子或空穴中一种电子或空穴中一种载流子参与导

10、电载流子参与导电类类 型型 NPN和和PNP N沟道和沟道和P沟道沟道放大参数放大参数 rce很大很大 rds很大很大 输出电阻输出电阻输入电阻输入电阻较低较低较高较高热稳定性热稳定性 差差 好好制造工艺制造工艺 较复杂较复杂简单，成本低简单，成本低对应电极对应电极 BEC GSD3.3 集成门电路集成门电路半导体三极管又称双极型三极管（半导体三极管又称双极型三极管（BJT），由若干），由若干BJT、二极管和电阻构成的集成门电路称为、二极管和电阻构成的集成门电路称为TTL逻辑逻辑门电路。门电路。集成逻辑门主要有集成逻辑门主要有CMOS系列系列和和TTL系列系列两大类，两大类，目前目前CMOS系

11、列已成为占主导地位的逻辑器件。系列已成为占主导地位的逻辑器件。CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）系列集成逻辑门电路由互补金属氧化物半导体）系列集成逻辑门电路由NMOS管和管和PMOS管构成。管构成。CMOS集成电路的性能特点集成电路的性能特点微功耗微功耗单门静态功耗在毫微瓦（单门静态功耗在毫微瓦（nw）数量级。）数量级。高噪声容限高噪声容限一般在一般在40%电源电压以上。电源电压以上。宽工作电压范围宽工作电压范围电源电压一般为电源电压一般为1.518伏。伏。高逻辑摆幅高逻辑摆幅CMOS电路输出高、低电平的幅度达到电路

12、输出高、低电平的幅度达到 全电：逻辑全电：逻辑“1”为为VDD，逻辑，逻辑“0”为为VSS。高输入阻抗高输入阻抗CMOS电路的输入阻抗大于电路的输入阻抗大于108,一般一般可达可达1010。高扇出实力高扇出实力CMOS电路的扇出实力大于电路的扇出实力大于50。低输入电容低输入电容CMOS电路的输入电容一般不大于电路的输入电容一般不大于5PF。宽工作温度范围宽工作温度范围陶瓷封装为陶瓷封装为-55 125；塑封为塑封为 40 85 。TTL和和COMS电路比较：电路比较：1）TTL电路是电流限制器件，而电路是电流限制器件，而CMOS电路是电压电路是电压限制器件。限制器件。2）TTL电路的速度快，

13、传输延迟时间短电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。但是功耗大。COMS电路的速度慢，传输延迟时间长电路的速度慢，传输延迟时间长(25-50ns),但功耗低。但功耗低。COMS电路本身的功耗与输入信号的脉电路本身的功耗与输入信号的脉冲频率有关，频率越冲频率有关，频率越 高，芯片越热，这是正常现象。高，芯片越热，这是正常现象。3）COMS电路的锁定效应：电路的锁定效应：COMS电路由于输入太大的电流，内部的电流急电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流始终在增大。这种效剧增大，除非切断电源，电流始终在增大。这种效应就是锁定效应。当产生锁定效应时，应就是锁

14、定效应。当产生锁定效应时，COMS的内的内部电流能达到部电流能达到40mA以上，很简洁烧毁芯片。以上，很简洁烧毁芯片。防卫措施：防卫措施：1）在输入端和输出端加钳位电路，使输入和输出不）在输入端和输出端加钳位电路，使输入和输出不超过规定电压。超过规定电压。2）芯片的电源输入端加去耦电路，防止）芯片的电源输入端加去耦电路，防止VDD端出现端出现瞬间的高压。瞬间的高压。3）在）在VDD和外电源之间加限流电阻，即使有大的电和外电源之间加限流电阻，即使有大的电流也不让它进去。流也不让它进去。4）当系统由几个电源分别供电时，开关要按下列依）当系统由几个电源分别供电时，开关要按下列依次：开启时，先开启次：

15、开启时，先开启COMS电路得电源，再开启输入电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭的电源，再关闭COMS。几种常用的特殊门几种常用的特殊门1、CMOS传输门传输门TG 由于由于CMOS的漏极和源极可以互换，因此传输的漏极和源极可以互换，因此传输门的输入和输出端可以互换运用，即为双向器件。门的输入和输出端可以互换运用，即为双向器件。电路符号电路符号逻辑功能：既可用于模拟电路也可以用于数字电路。逻辑功能：既可用于模拟电路也可以用于数字电路。以数字电路为例：以数字电路为例：C=1（或或 =0）时传输门接通，时传

16、输门接通，VO=VI。C=0（或或 =1）时传输门关闭，入、出阻断。时传输门关闭，入、出阻断。传输门的特点：传输门的特点：既可以传输数字信号，又可以传输模拟信既可以传输数字信号，又可以传输模拟信号。当号。当C的凹凸电平分别为的凹凸电平分别为VDD和和0V时，传时，传输门可传输输门可传输0 VDD之间的信号。之间的信号。VO、VI端可以互换，信号既可以从左向右端可以互换，信号既可以从左向右传送，也可以从右向左传送。传送，也可以从右向左传送。几种常用的特殊门几种常用的特殊门2、漏极开路门（、漏极开路门（OD）、集电极开路门（）、集电极开路门（OC）逻辑功能：与非逻辑功能：与非逻辑符号：逻辑符号：应

17、用：工程中，输出进行应用：工程中，输出进行“线与线与”，须要接上拉电阻。，须要接上拉电阻。一般的一般的CMOS和和TTL门电路不能进行线与。门电路不能进行线与。限流限流 其取值应保证其取值应保证IOL不超过不超过IOL(max)。因此，取值不能过小。因此，取值不能过小。几个并联几个并联OD门，对于输出高电平门，对于输出高电平的驱动门，流过截止管的漏电流的驱动门，流过截止管的漏电流IOZ可以忽视。可以忽视。VDD直流电源电压直流电源电压 VOL(max)驱动器件驱动器件VOL最大值最大值IOL(max)驱动器件驱动器件IOL最大值最大值IIL(total)灌电流总值，灌电流总值，IIL(tota

18、l)=nIIL n为为与非负载门数目（或非负载门输入端数目）与非负载门数目（或非负载门输入端数目）RP取值应保证取值应保证VOH不小于不小于VOH(min)，因此，取值不能过大。因此，取值不能过大。VDD直流电源电压直流电源电压 VOH(min)驱动器件驱动器件VOH最小值最小值IOZ(total)全部驱动门输出高电平常的漏电流全部驱动门输出高电平常的漏电流总合总合IIH(total)全部驱动门输入高电平常的电流总和全部驱动门输入高电平常的电流总和 IIH(total)=nIIH n为接入为接入OD门的输入端的数门的输入端的数目目例：设例：设3个个OD CMOS与非门作线与连接，驱动一个与非门

19、作线与连接，驱动一个TTL系列反相器和一个系列反相器和一个3输入与非门，试确定一个合输入与非门，试确定一个合适的上拉电阻适的上拉电阻RP。已知。已知VDD=5V，IOZ=5uA。查数据手册知，查数据手册知，CMOS门参数：门参数：TTL门参数：门参数：当当OD门输出为低电平常：门输出为低电平常：当当OD门输出为低电平常：门输出为低电平常：几种常用的特殊门几种常用的特殊门3、三态门、三态门逻辑状态：高电平、低电平、高阻态（禁止态）逻辑状态：高电平、低电平、高阻态（禁止态）逻辑符号：逻辑符号：逻辑功能：逻辑功能：当当 E=0时，输出时，输出F端处于高阻状态端处于高阻状态。&ABFEN当当 E=1时

20、，电路执行正常与非功能时，电路执行正常与非功能 。限制限制端端功能表功能表三态门主要作为三态门主要作为TTL电路与电路与总线总线间间的的接口电路接口电路用途：用途：E1E2E3公公用用总总线线ENENEN几种常用的特殊门几种常用的特殊门4、BicMOS门门 接受双极型接受双极型BJT管作为管作为CMOS电路的输出级电路的输出级(P99),结合了结合了MOS管的功耗低和双极型管速度管的功耗低和双极型管速度快、驱动力强的优势。快、驱动力强的优势。5、射极耦合逻辑门电路、射极耦合逻辑门电路 射极连接在一起的电路结构，是一种非饱射极连接在一起的电路结构，是一种非饱和型高速数字集成电路，传输速度快，但制

21、造和型高速数字集成电路，传输速度快，但制造工艺要求高、功耗大，逻辑摆幅小、噪声容限工艺要求高、功耗大，逻辑摆幅小、噪声容限小，因而抗干扰实力低。小，因而抗干扰实力低。3.4 逻辑门电路运用中的几个实际问题逻辑门电路运用中的几个实际问题一、各种门电路之间的接口问题一、各种门电路之间的接口问题需考虑接受接口电路的几个因素：需考虑接受接口电路的几个因素：逻辑门电路的扇出问题：逻辑门电路的扇出问题：必需能对负载器件供应灌电流最大值必需能对负载器件供应灌电流最大值 IOL(min)IIL(total)必需对负载器件供应足够大的拉电流必需对负载器件供应足够大的拉电流 IOH(max)IIH(total)逻

22、辑电平兼容性。驱动器件的输出电压必需处在负载逻辑电平兼容性。驱动器件的输出电压必需处在负载器件所要求的输入电压范围，包括高、低电压值。器件所要求的输入电压范围，包括高、低电压值。VOH(min)VIH(min)、VOL(max)VIL(max)二、门电路带负载时的接口问题二、门电路带负载时的接口问题干脆驱动显示器件干脆驱动显示器件必需串联限流电阻必需串联限流电阻当门电路输出高电平常，当门电路输出高电平常，LED发光，则发光，则当门电路输出低电平常，当门电路输出低电平常，LED发光，则发光，则1、多余输入端的处理措施、多余输入端的处理措施 一般不让多余的输入端悬空，以防止引入干扰信号。一般不让多

23、余的输入端悬空，以防止引入干扰信号。处理时，以不变更原逻辑功能为准。方法如下：处理时，以不变更原逻辑功能为准。方法如下：并接：高速电路会增加输入电容，因此不用。并接：高速电路会增加输入电容，因此不用。接地或接电源：与门、与非门接电源，或门、或非接地或接电源：与门、与非门接电源，或门、或非门接地。门接地。2、去耦合滤波电容、去耦合滤波电容 用用10100uF的大电容接在直流电源和地之间，滤除的大电容接在直流电源和地之间，滤除干扰信号，此外，对每片集成芯片的电源与地之间接干扰信号，此外，对每片集成芯片的电源与地之间接一个一个0.1uF的电容滤除开关噪声。的电容滤除开关噪声。3、接地和安装工艺、接地和安装工艺 信号地与电源地不能干脆相连；模拟地和数字地分信号地与电源地不能干脆相连；模拟地和数字地分开；连线要尽量短以削减接线电容产生的寄生反馈而开；连线要尽量短以削减接线电容产生的寄生反馈而引起的寄生振荡。引起的寄生振荡。3.5 抗干扰措施抗干扰措施