数电课件第五章触发器.ppt

《数电课件第五章触发器.ppt》由会员分享，可在线阅读，更多相关《数电课件第五章触发器.ppt（42页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、主要内容1 各种触发方式的触发器所具有的动作特点2 触发器逻辑功能的分类和触发器逻辑功能的 描述方法第五章 触发器5.1 概述1 触发器的概念：具有记忆功能2 触发器的两个基本特点：自行保持 输出可以置成0、1状态3 触发器的分类 按照电路结构和触发方式分类：电平触发、脉冲触发、边沿触发等。按照触发器逻辑功能不同分类：RS、JK、T、D触发器。按照存取数据的原理不同分类：静态、动态触发器。5.2 SR锁存器以往介绍的门电路不具备记忆功能触发器的0、1状态：1状态指Q=1，Q=0；0状态指Q=0，Q=1工作原理：缺点：存在约束条件 SDRD=0 即不允许输入SD=RD=1用或非或非门组成的SR锁

2、存器（a）、（b）电路结构（c）图形符号用或非门组成的SR锁存器的特性表*次态：新的状态Q现态：原来的状态Q*保持置0置1不定用与非与非门组成的SR锁存器（a）电路结构 （b）图形符号*同样存在约束条件：SDRD=0 即不应加以SD=RD=0的输入信号置0置1不定保持（a）电路结构 （b）电压波形图特点：输入信号直接加在输出门上，所以输入信号在全部作用时间里都能直接改变输出端Q和Q的状态。正因为如此，将SD（SD）叫做直接置位端，将RD（RD）叫做直接复位端例题：5.3 电平触发的触发器（同步触发器）电平触发SR 触发器（a）电路结构（b）图形符号1 电路结构与工作原理CP=0时，门G3、G4

3、截止，输入信号S、R不会影响输出端的状态CP=1时，S、R信号通过门G3、G4反相后加到由G1、G2组成的基本RS触发器上。必须遵守SR=0的约束条件时钟信号：CLK（CP）引入目的：使触发器只有在时钟信号到达时才按输入信号改变状态带异步置位、复位端的电平触发SR触发器（a）电路结构（b）图形符号电平触发SR触发器的特性表*实用电路：加专门的异步置位输入端SD和异步复位输入端RD，可以不受CP和输入信号的控制，立即将触发器置0或1。电压波形图2动作特点3 1、只有当CLK变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。4 2、在CLK=1的全部作用时间里，S

4、和R状态的变化都将引起触发器输出端状态的变化。在CLK回到0以后，触发器保存的是CLK回到0以前瞬间的状态。5 缺点：如果CLK=1期间内输入信号多次发生变化，触发器的状态也会发生翻转，降低了电路的抗干扰能力。例题：画出Q、Q端的电压波形触发器的初始状态Q=0适用于单端输入的场合(电平触发D触发器)D 型锁存器电路（a）基本形式 （b）7475采用的电路工作原理分析：5.4 脉冲触发的触发器图形符号希望在每个CP周期里输出端的状态只能改变一次。一 电路结构 与工作原理CP=1时，门G7、G8打开，门G3、G4封锁，主触发器根据S、R的状态翻转。从触发器保持原来的状态不变CP=0时，门G7、G8

5、封锁，主触发器状态不变，而从触发器按照与主触发器相同的状态翻转因此，CP的一个变化周期里，触发器输出端的状态只可能改变一次主从SR触发器主从RS触发器的特性表表示延迟输出，即CP返回0以后输出状态才改变例题：初始状态Q=0主从 J K 触发器为了实现当S=R=0时，触发器的次态也是可以确定的，有必要对电路结构进行改进。为了与主从RS触发器相区别，以J、K表示两输入端，构成主从JK触发器。相当于S=JQ，R=KQ加反馈线之后，约束条件自然满足。功能分析：CP：J=1、K=0 相当于S=JQ=Q、R=KQ=0，若Q=1，则S=0、R=0 保持1 若Q=0，则S=1、R=0 置1 J=0、K=1 相

6、当于S=JQ=0、R=KQ=Q，若Q=1，则S=0、R=1 置0 若Q=0，则S=0、R=0 保持0J=K=0 相当于S=JQ=0、R=KQ=0，保持不变 即Q =Q J=K=1 相当于S=JQ=Q、R=KQ=Q，若Q=0，则S=1、R=0置1 若Q=1，则S=0、R=1置0置1 即Q =1*置0 即Q =1*反相 即Q =Q主从JK触发器的特性表*例题：画出波形，初始状态Q=0分析输入信号的情况具有多输入端的主从 J K 触发器脉冲触发方式的动作特点：1 触发器的动作翻转分两步动作。第一步：CP=1 主触发器动作。第二步：CP下降沿到达时，从触发器动作。2 CP=1的全部时间里输入信号都对主

7、触发器起控制作用。主从JK触发器的一次翻转问题：在Qn=0时，主触发器只能接受置1信号；在Qn=1时，主触发器只能接受置0输入信号。带来的结果是CP=1期间主触发器只有可能翻转一次，一旦翻转，就不会再回到原来的状态。主从JK触发器的缺点：当CP=1时，外来干扰信号会影响主触发器的状态。当CP下降沿到来时，从触发器也会发生错误翻转。例题：画出波形，初始状态Q=0边沿触发器：目的：为了提高抗干扰能力，希望触发器的次态仅仅取决于CP下降沿（或上升沿）到达时刻输入信号的状态常用的有三种：利用CMOS传输门的边沿触发器、维持阻塞触发器、利用传输门延迟时间的边沿触发器。以CMOS传输门为主介绍。一 利用C

8、MOS传输门的边沿触发器原理分析：CP=0、CP=1当CP的上升沿到达时（CP跳变为1、CP跳变为0）利用CMOS传输门的边沿触发器动作特点输出端状态的转换发生在CP的上升沿，而且触发器保存下来的状态仅仅取决于CP上升沿到达时的输入状态。这是一个上升沿触发的边沿触发器。带异步置位、复位端的CMOS边沿触发器二 维持阻塞结构的触发器三 利用传输延迟时间的边沿触发器例4.2.6 的电压波形图假定触发器的初始状态为Q=0。4.3 触发器的逻辑功能及其描述方法按照逻辑功能的不同特点，将时钟控制的触发器分为RS触发器、JK触发器、T触发器、D触发器等。一 RS触发器（同步、主从等）特性表：逻辑函数式：R

9、QS00 01 11 1001RS触发器的特性方程：状态转换图的含义：圆圈：触发器的状态 箭头：状态转换的方向 标注：转换的条件描述触发器逻辑功能的三种方法：特性表、特性方程、状态转换图状态转换图二 JK触发器（主从、边沿）特性表：JK触发器的特性方程：状态转换图：三 T 触发器（JK触发器的两个输入端连在一起作为T端）1功能特点：T=1，翻转；T=0，保持2特性表：33 特性方程：44 状态转换图：5T触发器逻辑符号：6将T触发器控制端接高电平即可。在CP信号作用下，翻转。四 D 触发器1 特性表：2 特性方程：3 状态转换图：触发器的电路结构和逻辑功能的关系同一种逻辑功能的触发器可以用不同

10、的电路结构实现。同一种电路结构形式可以作成不同逻辑功能的触发器。触发器的逻辑功能和电路结构是两个不同的概念。所谓逻辑功能，指触发器的次态和现态及输入信号之间在稳态下的逻辑关系，这种逻辑关系可以用特性表、特性方程、状态转换图的形式给出。而基本RS触发器、同步RS触发器、主从触发器、边沿触发器等是指电路结构的不同形式。由于不同的电路结构，带来了不同的动作特点。第四章 总结触发器是构成各种复杂数字系统的一种基本逻辑单元。掌握各触发器的电路、原理及动作特点。掌握触发器逻辑功能的分类和逻辑功能的描述 方法。包括特性表、特性方程、状态转换图。按电路结构分类按功能类型分类（补充完整）第五章 作业P2507、

11、11、17、23、25、26第三章作业答案P179 题 3.1 分析电路的逻辑功能。功能分析：这是一个全加器电路。A、B、C为加数、被加数和来自低位的进位，Y1是和、Y2是进位输出。题 3.3 用与非门设计四变量的多数表决电路。&YDABC题 3.8 写出逻辑函数式，化简为最的与或表达式。利用伪码（看作约束项）化简后得到 题 3.9 利用74LS154扩展A4A3A0A2A1A0A1A2A3SASBY0Y1574LS154 Y0 Y15A0A1A2A3SASBY0Y1574LS154 Y0 Y151题 3.16 利用4选1数据选择器产生逻辑函数将函数式化为YYA0A1ABCD0D1D2D311题 3.17 利用8选1数据选择器产生逻辑函数将函数式化为YYA0A1ABDD0D1D2D311A2CCC4512D4D5D6D7DISINHP249 题5.5CPSRQQCPSRP250 5.8P251 5.11CPJKQ