电子技术总复习.ppt

《电子技术总复习.ppt》由会员分享，可在线阅读，更多相关《电子技术总复习.ppt（48页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、一、基本逻辑门电路一、基本逻辑门电路1、与门：、与门：&ABCFF=ABC有有0出出0全全1出出12、或门：、或门：F=A+B+C有有1出出1全全0出出0ABCF 3、非门：、非门：有有1出出0有有0出出1AF1F=A第第20章章 门电路和组合和逻辑电路门电路和组合和逻辑电路15、或非门：、或非门：有有1出出0全全0出出1ABCF F=A+B+C4、与非门：、与非门：&ABCF有有0出出1全全1出出0F=ABC6、异或门：、异或门：=1相同为相同为0相异为相异为1=16、同同或门：或门：相异为相异为0相同为相同为12 二、二、逻辑函数的表示法逻辑函数的表示法1.逻辑状态表；逻辑状态表；2.逻辑

2、函数式；逻辑函数式；3.逻辑电路图；逻辑电路图；三、逻辑代数的基本运算法则三、逻辑代数的基本运算法则1、基本运算规则、基本运算规则2、基本代数规律、基本代数规律3、吸收规则、吸收规则4.反演律：（狄反演律：（狄摩根定理）摩根定理）3将逻辑式的项数减少，将每一项中的变量减少。将逻辑式的项数减少，将每一项中的变量减少。根据要求将逻辑式转换为需要的逻辑运算形式。根据要求将逻辑式转换为需要的逻辑运算形式。如：如：“与非与非-与非表达式与非表达式”。五、五、逻辑函数的化简与变换逻辑函数的化简与变换1.化简化简2.方法方法利用逻辑代数的基本定理定律化简。利用逻辑代数的基本定理定律化简。利用卡诺图化简。利用

3、卡诺图化简。4六、六、组合逻辑电路分析组合逻辑电路分析 列出状态表列出状态表写出逻辑式写出逻辑式判断逻辑功能判断逻辑功能化简或变换化简或变换已知逻辑电路已知逻辑电路分析逻辑功能分析逻辑功能5七、七、组合逻辑电路设计组合逻辑电路设计 根据要求列状态表根据要求列状态表根据状态表写逻辑式根据状态表写逻辑式画出逻辑电路画出逻辑电路化简或变换化简或变换根据要求的逻辑功能根据要求的逻辑功能设计逻辑电路设计逻辑电路6逻辑符号逻辑符号AiBici-1sici CICO典型器件典型器件74LS183：双全加器：双全加器应用应用用用n个全加器个全加器可构成可构成n位二进制加法器位二进制加法器1、全加器、全加器功能

4、：实现三个二进制数（两个加数，一个低一位功能：实现三个二进制数（两个加数，一个低一位来的进位信号）的相加，产生一个本位和，一个进来的进位信号）的相加，产生一个本位和，一个进位信号。位信号。八、八、常用组合逻辑模块常用组合逻辑模块7典型器件典型器件74LS148：8-3线优先编码器线优先编码器2、编码器、编码器实现编码功能的逻辑电路实现编码功能的逻辑电路二进制编码器二进制编码器输入：输入：2n个信号或状态个信号或状态输出：输出：n位二进制码位二进制码2nn线编码器线编码器二二十进制编码器十进制编码器十十四四线编码器线编码器83、译码器、译码器典型器件典型器件实现译码功能的逻辑电路实现译码功能的逻

5、辑电路二进制译码器二进制译码器输入：输入：n位二进制码位二进制码输出：输出：2n个高低电平信号个高低电平信号n2n线译码器线译码器显示译码器显示译码器输入：输入：BCD码码输出：输出：ag七个高低电平信号至数码管七个高低电平信号至数码管典型器件典型器件7449应用应用3-8线译码器线译码器74LS13894、数据选择器、数据选择器功能功能从一组数据中选择一路从一组数据中选择一路信号进行传输的电路信号进行传输的电路典型器件典型器件74LS153：四选一数据选择器：四选一数据选择器应用应用通过适当的连接，实现一通过适当的连接，实现一般的逻辑功能般的逻辑功能数据选择数据选择74LS151：八选一数据

6、选择器：八选一数据选择器106.利用中规模组件设计组合电路利用中规模组件设计组合电路用用n位地址输入的译码器，可以产生任何一种输入变量位地址输入的译码器，可以产生任何一种输入变量数不大于数不大于n的组合逻辑函数。的组合逻辑函数。用用n位地址输入的数据选择器，可以产生任何一种输入位地址输入的数据选择器，可以产生任何一种输入变量数不大于变量数不大于n+1的组合逻辑函数。的组合逻辑函数。设计时可以采用函数式比较法。控制端（即地址输入端）设计时可以采用函数式比较法。控制端（即地址输入端）作为输入端，数据输入端可以综合为一个输入端。作为输入端，数据输入端可以综合为一个输入端。先将输入变量接在地址输入端，

7、再把与确定的最小项先将输入变量接在地址输入端，再把与确定的最小项对应的译码器的输出端适当连接，就可以实现组合逻对应的译码器的输出端适当连接，就可以实现组合逻辑功能。辑功能。11例：例：（1）分析图示逻辑电路的功能分析图示逻辑电路的功能（2）用与非门实现该功能。）用与非门实现该功能。（3）用译码器）用译码器74LS138实实现该功能。现该功能。（4）用四选一数据选择）用四选一数据选择器器74LS153实现该功能。实现该功能。A11BC&1F12（2）用与非门实现该功能。）用与非门实现该功能。AB&FC1374LS138的状态表的状态表（3）用译码器）用译码器74LS138实现该功能。实现该功能。

8、14方法：方法：1.将地址线对应输入变量，译中的输出通道相当于函数的最小将地址线对应输入变量，译中的输出通道相当于函数的最小项，再将组成函数的最小项经一个与非门合成即可。项，再将组成函数的最小项经一个与非门合成即可。2.完成外部连线。完成外部连线。74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0A B C&115用数据选择器实现用数据选择器实现方法：方法：由功能表写出由功能表写出W的函数的函数W=A1 A0 D0+A1A0 D1+A1A0 D2+A1 A0 D3 确定变量替换关系（待组函数与确定变量替换关系（待组函数与W比较）；比较）；确定欲保留的与项；确定欲保留的与项；

9、完成外部连线。完成外部连线。0 1 1 1 1 0 0 1 0 0 A1 A0 D3 0 D2 0 D1 0 D0 0 E W例如对例如对4选选1，W的函数：的函数：16本例：令本例：令A1=A、A0=B D1=C D3=1 W=F 确定欲保留的与项确定欲保留的与项W=A1 A0 D0+A1A0 D1+A1A0 D2+A1 A0 D3 确定变量替换关系确定变量替换关系本例保留与项本例保留与项2和和417本例：本例：D1=C D3=1D0=D2=0外部连线外部连线CT 74153WA1 A0 ED0 D1 D2 D3FABC118（2）设计一个加法）设计一个加法 器器 1 0S0CO CI 0

10、1S1CO CI 1 1S2CO CI 1S3CO CI 110100111结果：结果：(11011)2=(2 7)10设计一个加法设计一个加法 器，完成器，完成1110+1101 的运算。的运算。完成半加完成半加19一、双稳态触发器一、双稳态触发器1、基本、基本RS触发器触发器RDSDQ负脉冲触发负脉冲触发负脉冲触发负脉冲触发禁用禁用状态表状态表RDSDQn+1Qn11011001不确定不确定00第第21章触发器与时序逻辑电路章触发器与时序逻辑电路202、时钟控制的、时钟控制的RS触发器触发器直接置直接置“0”端端正脉冲触发正脉冲触发RDSDRSCQ直接置直接置“1”端端状态表状态表RSQn

11、+100Qn01110011不确定不确定21RDSDCQKJ下降沿触发下降沿触发!状态表状态表3、JK触发器触发器224、D触发器触发器CP上升沿触发上升沿触发!CP下降沿触发下降沿触发!状态表状态表RDSDDCQRDSDDCQ231、寄存器、寄存器 存放二进制信息。存放二进制信息。功能功能N个双稳态触发器构成个双稳态触发器构成N位寄存器位寄存器数据输入数据输入输出方式输出方式二、时序逻辑电路二、时序逻辑电路电路电路并行并行串行串行24寄存器的应用：寄存器的应用：74LS194 4位双向移位寄存器，位双向移位寄存器，具有保持，异步清零，串行输入、具有保持，异步清零，串行输入、串行输出，并行输入

12、、并行输出等功能。串行输出，并行输入、并行输出等功能。符号：符号：DSRDSLD0D1D2D3CPS1S0Q0Q1Q2Q374LS194RD011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从Q0向右移动向右移动)左移左移(从从Q3向左移动向左移动)并入并入 RDCPS1 S0功功 能能功能表：功能表：252.2.计数器计数器计数器的功能计数器的功能 记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。及进行数字运算等等。计数器的分类计数器的分类二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制

13、计数器N进制计数器：逢进制计数器：逢N进进1。即经过。即经过N个脉冲后又回到原状态个脉冲后又回到原状态按计数脉冲引入的方式分按计数脉冲引入的方式分同步计数器同步计数器异步计数器异步计数器按计数值增减趋势分按计数值增减趋势分加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器按计数进位制分按计数进位制分容量容量(或模数或模数)26同步计数器分析步骤同步计数器分析步骤:1）.写出驱动方程式（各触发器输入端的逻辑表达式）写出驱动方程式（各触发器输入端的逻辑表达式）2）.写出状态方程式（根据特性方程式）写出状态方程式（根据特性方程式）3）列写状态表，分析其状态转换过程列写状态表，分析其状态转换

14、过程4）根据状态表或波形图分析电路功能根据状态表或波形图分析电路功能异步计数器分析步骤异步计数器分析步骤:1）.画波形图画波形图2）.根据波形图列状态表根据波形图列状态表3）根据状态表或波形图分析电路功能根据状态表或波形图分析电路功能27同步十进制计数器同步十进制计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲计数脉冲CPQ3Q3J3K3列写驱动方程和状态方程：列写驱动方程和状态方程：J2=K2=Q1 Q0；J0=K0=1；J3=Q2 Q1 Q0K3=Q0J1=Q0 Q3，K1=Q028列出十进制加法计数器状态表列出十进制加法计数器状态表CPQ3Q2Q1Q0十进制数十进制数000

15、000100011200102300113401004501015601106701117810008910019100000进进位位 根据状态表分析电路功能根据状态表分析电路功能十进制同步加法计数器十进制同步加法计数器十分频电路十分频电路29 四位二进制同步计数器四位二进制同步计数器 74LS161 利用中规模计数器模块构成计数电路利用中规模计数器模块构成计数电路1）.中规模计数器组件中规模计数器组件可构成十六进制以内可构成十六进制以内的任意进制计数器的任意进制计数器TPC0D0D1D2D3Q1Q2Q3Q0LDCLR74LS1611 1 1 1 计计 数数0 1 1 1 X 保保 持持 1

16、0 1 1 X 保持保持(C0=0)X X X 0 X 清清 零零 X X 0 1 并并 行行 输输 入入P T LD CLR CP 功功 能能 30二二-五五-十进制计数器十进制计数器 74LS290将计数器适当改接将计数器适当改接，可构成多种进制的计数器，可构成多种进制的计数器计数脉冲送到计数脉冲送到CP0，将将CP1与与Q0连接，则构成十进制计数器。连接，则构成十进制计数器。计数脉冲送到计数脉冲送到CP0。Q0输出，构成二进制计数器。输出，构成二进制计数器。计数脉冲送到计数脉冲送到CP1，Q2 Q1 Q0输出，构成五进制计数器。输出，构成五进制计数器。CP0CP1Q0Q3Q1Q2R 9(

17、2)R 9(1)R 0(2)R 0(1)74LS290 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 R 0(1)R 0(2)R 9(1)R 9(2)Q3 Q2 Q1 Q0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态计数状态 0 X 1 1 1 0 0 1 X 0 1 1 1 0 0 1 312）、用集成计数器构成任意进制计数器的方法）、用集成计数器构成任意进制计数器的方法反馈清零法反馈清零法当计数状态到当计数状态到M时，从触发器的输出端引出的时，从触发器的输出端引出的反馈将计数器置零。反馈将计数器置零。注意清零方式。注意清零方式。级联法级联法将

18、将N1进制和进制和N2进制计数器串联起来，构成进制计数器串联起来，构成N进进制计数器。制计数器。N=N1 N2。注意进位方式。注意进位方式。反馈置数法反馈置数法利用计数器的输出代码进行反馈置数；利用计数器的输出代码进行反馈置数；利用计数器的进位输出信号进行反馈置数。利用计数器的进位输出信号进行反馈置数。32三三、555定时器及其应用定时器及其应用 1、电路结构及功能、电路结构及功能43765281RRRC1C2+-+-+RDSDQQTVCCuoRTHCOTRDGND功能表功能表输输 入入输输 出出TH（u6）TR（u2）R（u4）QT0导通导通0 2/3 UCC 1/3 UCC11截止截止 2

19、/3 UCC 1/3 UCC10导通导通 2/3 UCC 1/3 UCC1保持原状态保持原状态保持原状态保持原状态332）.用用555定时器组成单稳态触发器定时器组成单稳态触发器:功能：功能：在触发脉冲作用下，触发器从稳态反转为暂在触发脉冲作用下，触发器从稳态反转为暂稳态，经过一段时间后自动翻转回稳态。稳态，经过一段时间后自动翻转回稳态。特点：特点：暂稳态时间的长短可调暂稳态时间的长短可调输出一种稳定状态输出一种稳定状态输入负脉冲触发输入负脉冲触发48162357uoui+VCCRCuC0.01 F电路电路0t0t0tuiuCuo2VCC/3TWVCC/3TW=1.1RC34功能：功能：接通电

20、源后，输出一定频率的矩形波。接通电源后，输出一定频率的矩形波。特点：特点：3）.用用555定时器组成多谐振荡器定时器组成多谐振荡器:无稳态；无稳态；改变电路参数，可改变矩形波的频率改变电路参数，可改变矩形波的频率和占空比。和占空比。电电路路48162357555R1R2CuCuoVCC0tuouC0tVCC/32VCC/3输输出出波波形形T=T1 +T2 =0.7(R1+2R2)C 354 4）、用）、用555555定时器构成施密特触发器定时器构成施密特触发器电路图电路图+UCCuoui15847623555DTH0.01FCORTR传输特性：传输特性：uiuoUOHUOLU-U+回差电压回差

21、电压：U=U+-U-36CPQ0 Q2 CPJ0K0Q0Q0J1K1Q1Q1D Q2Q01Q0Q1Q2Q1 画出各触发器输出的波形画出各触发器输出的波形37例例3：用一片：用一片74LS90能构成多少种进制的计数器？能构成多少种进制的计数器？解：解：先将先将74LS90接成五进制计数器，再用反馈置接成五进制计数器，再用反馈置零法可以接成零法可以接成3、4进制的计数器。进制的计数器。先将先将74LS90接成十进制计数器，再用反馈置接成十进制计数器，再用反馈置零法可以接成零法可以接成6、7、8、9进制的计数器。进制的计数器。74LS90自身具有二、五、十进制的计数器。自身具有二、五、十进制的计数器

22、。CP1 CP0 Q3 Q2 Q1 Q0R01 R02 S91 S92CP&6进制进制382.级联法级联法两片以上芯片串联两片以上芯片串联构成构成 N(M)进制计数器进制计数器方法：方法：几片直接级联（无反馈）几片直接级联（无反馈）每片先反馈置零再级联每片先反馈置零再级联 几片先级联再整体反馈几片先级联再整体反馈39例例4：用：用74LS90构成构成50进制的计数器。进制的计数器。解：解：N=50M（10）须须2片芯片片芯片CP 先将一片芯片接成十进制先将一片芯片接成十进制总计数器的个位总计数器的个位Q3 Q2 Q1 Q0R01 R02 S91 S92CP1 CP0Q3 Q2 Q1 Q0R01

23、 R02 S91 S92CP1 CP0 将另一片芯片接成五进制将另一片芯片接成五进制总计数器的十位总计数器的十位 将低位将低位Q3接到高位接到高位CP1 50进制的计数器进制的计数器（1）几片直接级联（无反馈）几片直接级联（无反馈）计数器的模：各位芯片模值的乘积。计数器的模：各位芯片模值的乘积。40例例5：用二片：用二片74LS90级联，能构成多少种计数器级联，能构成多少种计数器(N M)?解：解：每片每片74LS90自身具有二、五、十进制的计数器。自身具有二、五、十进制的计数器。20进制、进制、25进制、进制、50进制、进制、100进制进制由最高位输出，对由最高位输出，对CP的分频倍数即为计

24、数器模值的分频倍数即为计数器模值CP由（由（B）的）的Q3输出，对输出，对CP是是25分频。分频。Q3 Q2 Q1 Q0R01 R02 S91 S92CP1 CP0（B）Q3 Q2 Q1 Q0R01 R02 S91 S92CP1 CP0（A）5进制进制5进制进制CP41例例6：用：用74LS90构成构成56进制的计数器。进制的计数器。（2）每片先反馈置零再级联每片先反馈置零再级联CPQ3 Q2 Q1 Q0R01 R02 S91 S92CP1 CP0 Q3 Q2 Q1 Q0R01 R012 S91 S92CP1 CP0解：解：N=56M（10）须须2片计数器芯片片计数器芯片一片接成一片接成8进制

25、，进制，&计数器的模：各位芯片模值的乘积计数器的模：各位芯片模值的乘积一片接成一片接成7进制，进制，再级联。再级联。由由A输出，对输出，对CP是是56分频。分频。A42例例7：用：用74LS90构成构成16进制的计数器进制的计数器解：解：N=16M（10）须须2片计数器芯片片计数器芯片 先将两片芯片都接成十进制先将两片芯片都接成十进制 将低位的将低位的Q3接到高位的接到高位的CP0。设置反馈设置反馈:(A)的的Q2 Q1及及(B)的的Q0相与相与再反馈再反馈&（3）几片级联后再整体反馈置零几片级联后再整体反馈置零Q3 Q2 Q1 Q0R01 R02 S91 S92CP1 CP0（B）CPQ3

26、Q2 Q1 Q0R01 R012 S91 S92CP1 CP0（A）由由A输出，对输出，对CP是是16分频。分频。A43例例9:指出图示计数器是几进制？指出图示计数器是几进制？42进制进制&Q3 Q2 Q1 Q0R01 R02 S91 S92CP1 CP0（B）CPQ3 Q2 Q1 Q0R01 R012 S91 S92CP1 CP0（A）A42分频分频由由A输出是几分频？输出是几分频？44CPQ3 Q2 Q1 Q0R01 R02 S91 S92CP1 CP0Q3 Q2 Q1 Q0R01 R02 S91 S92CP1 CP0例例10：指出图示分频器是几分频？：指出图示分频器是几分频？&分频器从何

27、处输出？分频器从何处输出？42分频分频输出输出45数字电路应用举例数字电路应用举例非非电电量量转转换换转转速速信信号号u1放放大大器器u2整整形形电电路路u3传输门传输门定时器定时器u4计数器计数器译码器译码器显示器显示器数字式转速表的原理数字式转速表的原理46 第第22章章 半导体存储器半导体存储器一、半导体存储器的功能一、半导体存储器的功能二、半导体存储器的结构和工作原理二、半导体存储器的结构和工作原理三、半导体存储器的类型三、半导体存储器的类型四、四、RAM的扩展的扩展1RAM字长（位数）的扩展字长（位数）的扩展2.RAM字数的扩展字数的扩展47第第23章章 模拟量和数字量的转换模拟量和数字量的转换一、倒一、倒T型电阻网络型电阻网络D/A转换器转换器二、逐次逼近型二、逐次逼近型A/D转换器转换器UO1=（dn-12n-1+dn-2 2n-2+d0 20）2nUR1、基本结构和工作原理、基本结构和工作原理 2、分析计算、分析计算 1、工作原理、工作原理 2、分析计算、分析计算 48