计算机组成原理第五章中央处理器(一)课件.ppt

《计算机组成原理第五章中央处理器(一)课件.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第五章中央处理器(一)课件.ppt（34页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第五章第五章 中央处理器中央处理器vCPUCPU的构成：运算器的构成：运算器+控制器控制器v控制器：计算机的指挥中心，控制所有部件控制器：计算机的指挥中心，控制所有部件协调一致地工作以完成信息处理的任务。协调一致地工作以完成信息处理的任务。v控制器实施控制的方法：发出一系列有严格控制器实施控制的方法：发出一系列有严格时序的操作控制信号。时序的操作控制信号。v控制器实施控制的对象是整个计算机系统的控制器实施控制的对象是整个计算机系统的所有硬件，故其内容的学习对使用和设计计所有硬件，故其内容的学习对使用和设计计算机的人至关重要。算机的人至关重要。v重点：重点：控制器的设计方法控制器的设计方法硬布线

2、设计法和微硬布线设计法和微程序设计法。程序设计法。5.1 CPU5.1 CPU的功能和组成的功能和组成5.1.1 CPU5.1.1 CPU的功能的功能一、指令控制一、指令控制v取指令取指令执行指令执行指令v控制器的首要任务应该是保证指令流正常控制器的首要任务应该是保证指令流正常运转，即保证按程序中规定的指令顺序完成运转，即保证按程序中规定的指令顺序完成指令的执行。指令的执行。二、操作控制二、操作控制v在保证指令控制的前提下把控制器的任务细在保证指令控制的前提下把控制器的任务细化到一条指令内部化到一条指令内部任一指令的功能往往任一指令的功能往往由若干各微操作来实现，例：由若干各微操作来实现，例：

3、vADD M ADD M （MM）+（ACAC）ACAC）的微操作。）的微操作。v控制器除了指令控制外，还要针对每一条控制器除了指令控制外，还要针对每一条指令给出相应硬件完成各个微操作所需要的指令给出相应硬件完成各个微操作所需要的微操作控制信号。微操作控制信号。v三、时间（时序）控制三、时间（时序）控制在操作控制的同时，即考虑空间因素（微操在操作控制的同时，即考虑空间因素（微操作对应哪个硬件）的同时，还要明确每个微作对应哪个硬件）的同时，还要明确每个微操作占多少时间、各个操作之间的先后次序操作占多少时间、各个操作之间的先后次序如何如何即考虑时间因素。即考虑时间因素。v 控制器在指令控制和操作控

4、制的同时，还控制器在指令控制和操作控制的同时，还要负责为每个操作带上时间长度及顺序的信要负责为每个操作带上时间长度及顺序的信号即时序信号。号即时序信号。四、数据加工四、数据加工v以上三项功能都是指以上三项功能都是指CPUCPU中控制器的功能，中控制器的功能，而数据加工处理是中而数据加工处理是中CPUCPU运算器的功能。运算器的功能。5.1.2 CPU5.1.2 CPU的基本组成的基本组成v教材教材P.154 P.154 图图5.15.1。PCPC地地址址总总线线 ABUSABUS数数据据总总线线DBUSDBUSDRDRIRIR时钟时钟状态状态反馈反馈指令指令寄存器寄存器ARAR微操作控制信号微

5、操作控制信号算术逻辑单元算术逻辑单元累加器累加器 程序程序计数器计数器地址地址寄存器寄存器数据数据缓冲缓冲寄存器寄存器CPUCPUPSWRPSWR状态条件状态条件寄存器寄存器图图5.1 CPU5.1 CPU模型模型v在在P.154 P.154 图图5.15.1中：中：一、分割运算器与控制器一、分割运算器与控制器二、二、MMARAR与与MMDRDR的重要作用的重要作用三、程序在其中的执行过程三、程序在其中的执行过程v5.1.3 CPU5.1.3 CPU中的主要寄存器中的主要寄存器 v5.1.4 5.1.4 操作控制器与时序产生器操作控制器与时序产生器v控制器为完成上述指令控制、操作控制和时控制器

6、为完成上述指令控制、操作控制和时序控制的功能，需设置以下主要部件：序控制的功能，需设置以下主要部件：控制器控制器的组成的组成一、程序计数器一、程序计数器PCPC（Program CounterProgram Counter）v存放待执行指令在存储器中的地址，又叫指存放待执行指令在存储器中的地址，又叫指令地址寄存器。令地址寄存器。v任何程序执行前，需将程序首地址置入任何程序执行前，需将程序首地址置入PCPC中。中。一般一般PCPC内容顺序增内容顺序增1 1；遇转移类指令，将目标；遇转移类指令，将目标地址置入地址置入PCPC即可。即可。二、指令寄存器二、指令寄存器IRIR（Instruction

7、RegisterInstruction Register）v用来存放从存储器中取出的待执行指令。用来存放从存储器中取出的待执行指令。v实际是存储器实际是存储器MDRIRMDRIR。三、指令译码器三、指令译码器IDID（Instruction DecoderInstruction Decoder）v对指令的操作码即对指令的操作码即IRIR（OPOP）进行译码，识别）进行译码，识别出当前指令的操作性质，结果送到操作控制出当前指令的操作性质，结果送到操作控制部件。部件。四、时序部件四、时序部件v产生计算机工作过程中需要的各种时序信号，产生计算机工作过程中需要的各种时序信号，送给操作控制部件。送给操作

8、控制部件。v常由常由系统主时钟系统主时钟、节拍信号发生器节拍信号发生器和和启停逻启停逻辑辑等部件组成。等部件组成。五、操作控制部件五、操作控制部件微操作控制信号的产生微操作控制信号的产生部件部件v任何指令的执行过程都是一个微操作序列产任何指令的执行过程都是一个微操作序列产生的过程；操作控制部件就是用来产生与各生的过程；操作控制部件就是用来产生与各条指令对应的微操作控制信号。条指令对应的微操作控制信号。v所谓所谓“控制器的设计控制器的设计”主要就是针对该部件主要就是针对该部件而言。具体地说控制器的设计有三种方法而言。具体地说控制器的设计有三种方法（也叫控制器的三种构成方式）：（也叫控制器的三种构

9、成方式）：（1 1）组合逻辑的设计方法，又叫硬布线方法、）组合逻辑的设计方法，又叫硬布线方法、常规的控制器设计方法；常规的控制器设计方法；v（2 2）存储逻辑的设计方法，又叫微程序设计）存储逻辑的设计方法，又叫微程序设计方法；方法；v（3 3）可编程逻辑阵列设计方法即）可编程逻辑阵列设计方法即PLAPLA设计方设计方法。法。六、中断系统六、中断系统 中断系统是软硬件的综合系统，用来处中断系统是软硬件的综合系统，用来处理计算机中出现的一些不可预知的事件。理计算机中出现的一些不可预知的事件。中断系统在逻辑（功能）上属于控制器的一中断系统在逻辑（功能）上属于控制器的一部分。部分。七、操作控制台（七、

10、操作控制台（ConsoleConsole）v任何计算机系统中人任何计算机系统中人-机联系的桥梁：启停、机联系的桥梁：启停、人工干预、测试人工干预、测试。v微机的控制台。微机的控制台。v大型机的控制台结构很复杂，其质量如何在大型机的控制台结构很复杂，其质量如何在很大程度上影响系统功能的发挥和应用的方很大程度上影响系统功能的发挥和应用的方便程度。便程度。v控制台在逻辑（功能）上属于控制器的一部控制台在逻辑（功能）上属于控制器的一部分，在硬件上它不可能集成化。分，在硬件上它不可能集成化。v综上所述，给出一个较完整的综上所述，给出一个较完整的控制器组成控制器组成的的结构框图。请注意其中操作控制部件的输

11、入结构框图。请注意其中操作控制部件的输入与输出。与输出。指令译码器指令译码器IDID指令寄存器指令寄存器IRIR程序计数器程序计数器PCPC操作控制操作控制部件部件（微操作（微操作控制信号的控制信号的产生部件）产生部件）时序部件时序部件操作控制台操作控制台中断系统中断系统地址形成逻辑地址形成逻辑运算器的运算器的微操作微操作控制信号控制信号主存或主存或I/OI/O端口的微操端口的微操作控制信号作控制信号其他部件其他部件的微操作的微操作控制信号控制信号指令信息指令信息 自自主主存存去去主主存存+1+1时序信号时序信号控制器组成结构框图控制器组成结构框图5.2 5.2 指令周期指令周期v主要内容：主

12、要内容：（1 1）了解与指令执行有关的几个时间概念）了解与指令执行有关的几个时间概念指令周期、机器周期（指令周期、机器周期（CPUCPU周期）、时钟周周期）、时钟周期（节拍）；期（节拍）；（2 2）通过五条典型指令的执行过程来认识指令）通过五条典型指令的执行过程来认识指令功能是怎样经由一系列的微操作来完成的；功能是怎样经由一系列的微操作来完成的；（3 3）学会用流程图表示一条指令的微操作构成。）学会用流程图表示一条指令的微操作构成。5.2.1 5.2.1 指令周期的基本概念指令周期的基本概念一、指令周期一、指令周期 一条指令从主存储器中取出来到执行完一条指令从主存储器中取出来到执行完毕所需要的

13、毕所需要的时间时间，常将其分成两个阶段，常将其分成两个阶段取指令、分析和执行指令。取指令、分析和执行指令。v二、机器周期（二、机器周期（CPUCPU周期）周期）一个指令周期由若干个机器周期构成。一个指令周期由若干个机器周期构成。不同指令周期中机器周期的种类和数量可能不同指令周期中机器周期的种类和数量可能不同。不同。每条指令的第一个机器周期都是每条指令的第一个机器周期都是取指令周期取指令周期，然后有一个或几个执行周期。然后有一个或几个执行周期。v常定义机器周期的长度为主存的存取周期常定义机器周期的长度为主存的存取周期TmTm。三、节拍（时钟周期、三、节拍（时钟周期、T T状态）状态）v是计算机操

14、作的最小时间单位。是计算机操作的最小时间单位。v一个机器周期由几个节拍构成。具体个数可一个机器周期由几个节拍构成。具体个数可以是固定的以是固定的定长机器周期，也可以是变定长机器周期，也可以是变化的化的变长机器周期。甚至一个机器周期变长机器周期。甚至一个机器周期内的节拍长度可以都相等也可以长度不等。内的节拍长度可以都相等也可以长度不等。2020 250 000 250 000 CLACLA021 030 030 ADD 30021 030 030 ADD 30022 021 031 STA 40022 021 031 STA 40023 000 000 NOP023 000 000 NOP 八进

15、制地址八进制地址 八进制内容八进制内容 助助 记记 符符024 140 021 JMP 21024 140 021 JMP 21030 000 006030 000 006031 000 040031 000 040 040 040 存和数单元存和数单元数据数据表表5.1 5.1 五条典型指令组成的程序五条典型指令组成的程序5.2.25.2.55.2.25.2.5（P.158164P.158164）五条典型指令的执）五条典型指令的执行过程图例。行过程图例。首先了解五条指令的具体内容，详见首先了解五条指令的具体内容，详见P.158P.158表表5.15.10 0取指令取指令PC+1对指令译码对指

16、令译码开始开始执行指令执行指令取下条指令取下条指令PC+1取指令周期取指令周期(FETCH)(FETCH)执行周期执行周期(EXE)(EXE)一个一个CPUCPU周期周期CLACLA指令周期指令周期5.2.2 CLA5.2.2 CLA指令的指令周期指令的指令周期非访内指令（含义）非访内指令（含义）指令指令CLACLA的功能：清零累加器，即的功能：清零累加器，即0 0ACAC一个一个CPUCPU周期周期PCPC地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数+1+1地地址址总总线

17、线 ABUS ABUS数数据据总总线线DBUSDBUSMDRMDRIRIR时钟时钟状态状态反馈反馈指令寄存器指令寄存器MAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU图图5.5 5.5 取出取出CLACLA指令指令PCPC地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUS ABUS数数据据总总线线DBUSDBUSMDRMDRIRIR时钟时钟状

18、态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU C（清（清ACAC）图图5.6 CLA5.6 CLA指令指令 执行阶段执行阶段5.2.3 ADD5.2.3 ADD指令的指令周期指令的指令周期需要访问内存去取数需要访问内存去取数并要执行加法指令并要执行加法指令ADD 30ADD 30的功能：的功能：（ACAC）+（3030）ACAC取指令取指令PC+1指令译码指令译码送送操作数操作数地址地址取出取出操作数操作数执行加执行加法操作法操作开始开始

19、取下条取下条指令指令PC+1取指令周期取指令周期 执行周期执行周期1 1 执行周期执行周期2 2 FETCH EXE1 EXE2 FETCH EXE1 EXE2一个一个CPU周期周期 一个一个CPU周期周期 一个一个CPU周期周期ADDADD指令周期指令周期PCPC地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUS ABUS数数据据总总线线DBUSDBUSMDRMDRIRIR时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制

20、信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU+1+1加图：加图：取出取出ADDADD 指令指令PCPC地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUS ABUS数数据据总总线线DBUSDBUSMDRMDRIRIR时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄

21、存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU图图5.8 5.8 送（送（ADDADD指令指令的）操作数地址的）操作数地址 PCPC地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUSABUS数数据据总总线线DBUSDBUSMDRMDRIRIR时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPU

22、CPU图图5.9 5.9 取操作数并取操作数并 执行加法操作执行加法操作 取指令取指令PC+1开始开始指令指令译码译码送操作数送操作数地址地址送操作数送操作数执行写执行写内存操作内存操作取下条取下条指令指令PC+1一个一个CPU周期周期 一个一个CPU周期周期 一个一个CPU周期周期取指令周期取指令周期 执行周期执行周期1 1 执行周期执行周期2 2 FETCH EXE1 EXE2 FETCH EXE1 EXE2STASTA指令周期指令周期5.2.4 STA5.2.4 STA指令的指令周期指令的指令周期访问内存的访问内存的存数指令存数指令STA 40STA 40的功能：的功能：（ACAC）40

23、 40PCPC地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUS ABUS数数据据总总线线DBUSDBUSMDRMDRIRIR时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU+1+1加图：加图：取出取出STASTA 指令指令PCPC地址地址 指令或数据内容指令或数据内容20 CLA21 ADD

24、 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUS ABUS数数据据总总线线DBUSDBUSMDRMDRIRIR时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU加图：送操作数加图：送操作数地址地址PCPC地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 00

25、0 00640 000 006地地址址总总线线 ABUS ABUS数数据据总总线线DBUSDBUSMDRMDRIRIR时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU图图5.11 5.11 存储和数存储和数取指令取指令PC+1开始开始指令译码指令译码送转移送转移地址地址取下条取下条指令地址指令地址PC+1一个一个CPUCPU周期周期 一个一个CPUCPU周期周期5.2.5 NOP5.2.5 NOP指令和指令和JMPJMP指令的指令周

26、期指令的指令周期NOPNOP：空操作，只取指令；：空操作，只取指令；JMP 21JMP 21：21PC21PC取指令周期取指令周期 执行周期执行周期 FETCH EXE FETCH EXEJMPJMP指令的指令的指令周期指令周期PCPC地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUS ABUS数数据据总总线线DBUSDBUSMDRMDRIRIR时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累

27、加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU加图：加图：取出取出NOPNOP 指令指令+1+1NOPNOPPCPC地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUS ABUS数数据据总总线线DBUSDBUSMDRMDRIRIR时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓

28、冲寄存器寄存器存存储储器器CPUCPU+1+1加图：加图：取出取出JMPJMP 指令指令PCPC地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUS ABUS数数据据总总线线DBUSDBUSMDRMDRIRIR时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU图图5.13 JMP5.13 JMP指

29、令指令 的执行阶段的执行阶段 5.2.6 5.2.6 用方框图语言表示指令周期用方框图语言表示指令周期PCARABUSPCARABUSDBUSDRIRDBUSDRIRPC+1PC+1开始开始RDRD译码或测试译码或测试IR ARIR ARIR ARIR ARIR PCIR PCPC ARPC AR0 AC0 ACCLA ADD STA JMP NOPCLA ADD STA JMP NOPAR ABUSAR ABUSDBUS DRDBUS DRDR ALUDR ALUALU ACALU ACAR ABUSAR ABUSAC DRAC DRDRDBUSDRDBUSRD WERD WEP.166P.

30、166【例【例1 1】图】图5.155.15所示为双总线结构机器的数据通路，所示为双总线结构机器的数据通路，IRIR为指令寄存器，为指令寄存器，PCPC为程序计数器（具有自增功能），为程序计数器（具有自增功能），MM为主存（受为主存（受R/W*R/W*信号控制），信号控制），ARAR为地址寄存器，为地址寄存器，DRDR为数据缓冲寄存器，为数据缓冲寄存器，ALUALU由加、减控制信号决定完由加、减控制信号决定完成何种操作，控制信号成何种操作，控制信号G G控制的是一个门电路。另外，控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中线上标注有小圈表示有控制信号，例中yi yi表示表示y

31、y寄存器寄存器的输入控制信号，的输入控制信号，R1oR1o为寄存器为寄存器R1R1的输出控制信号，未的输出控制信号，未标字符的线为直通线，不受控制。标字符的线为直通线，不受控制。（1 1）“ADD R2“ADD R2，R0”R0”指令完成（指令完成（R0R0）+（R2R2）R0R0的功能操作，画出其指令周期流程图，假设该指令的的功能操作，画出其指令周期流程图，假设该指令的地址已放入地址已放入PCPC中。并列出相应的微操作控制信号序列。中。并列出相应的微操作控制信号序列。（2 2）“SUB R1“SUB R1，R3”R3”指令完成（指令完成（R3R3）-（R1R1）R3R3的的操作，画出其指令周

32、期流程图，并列出相应的微操作操作，画出其指令周期流程图，并列出相应的微操作控制信号序列。控制信号序列。图图5.15 双总线结构机器的数据通路双总线结构机器的数据通路IRIRPCPCARARMMDRDRR0 R1 R2 R3R0 R1 R2 R3X XY YA AL LU UIRi IRi PCi PCi ARiARiR/W*R/W*DRiDRiR0iR0iR3iR3iyi yi R1i R1iR2iR2ixi xi+-G GIRoIRoPCoPCoDRoDRoR0o R1o R2o R3oR0o R1o R2o R3oA A总线总线B B总线总线（PCPC）ARAR（MM）DR DR（DRDR

33、）IR IR（R0R0）+（R2R2）R0R0（R0R0）X X（R2R2）Y Y（R3R3）-（R1R1）R3 R3（R1R1）X X（R3R3）Y Y（DRDR）IR IR（MM）DR DR（PCPC）AR ARPCoPCo，G G，ARiARiR/W=RR/W=RDRoDRo，G G，IRiIRiR2oR2o，G G，YiYiR0oR0o，G G，XiXi+，G G，R0iR0iR3oR3o，G G，YiYiR1oR1o，G G，XiXi-，G G，R3iR3i（a a）加法）加法 （b b）减法）减法取取指指图图5.16 5.16 加法和减法指令周期流程图加法和减法指令周期流程图P.2

34、09 2P.209 2、3 3题题v2 2、参见图、参见图5.155.15的数据通路。画出存数指令的数据通路。画出存数指令“STA R1“STA R1，（，（R2R2）”的指令周期流程图，其的指令周期流程图，其含义是将寄存器含义是将寄存器R1R1的内容传送至（的内容传送至（R2R2）为地）为地址的主存单元中。标出各微操作信号序列。址的主存单元中。标出各微操作信号序列。v3 3、参见图、参见图5.155.15的数据通路。画出取数指令的数据通路。画出取数指令“LDA “LDA （R3R3），），R0”R0”的指令周期流程图，的指令周期流程图，其含义是将（其含义是将（R3R3）为地址的主存单元的内容

35、）为地址的主存单元的内容取至寄存器取至寄存器R0R0中，标出各微操作控制信号序中，标出各微操作控制信号序列。列。STARTSTART（PCPC）ARAR（MM）DRDR（DRDR）IRIRDECODEDECODE（R2R2）ARAR（R1R1）DRDR（DRDR）MM（R3R3）ARAR（MM）DRDR（DRDR）R0R0（取指部分略）（取指部分略）2 2、3 3、PCoPCo，G G，ARiARiR/W*=R R/W*=R （RD MRD M）DRoDRo，G G，IRiIRiR2oR2o，G G，ARiARiR1oR1o，G G，DRiDRiR/W*=W*R/W*=W*（WR MWR M）P.209 2P.209 2、3 3题解答题解答.