逻辑门电路和组合逻辑电路.ppt

《逻辑门电路和组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《逻辑门电路和组合逻辑电路.ppt（98页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、下一页下一页总目录总目录 章目录章目录返回返回上一页上一页第第6章章 逻辑门电路和组合逻辑电路逻辑门电路和组合逻辑电路6.2 6.2 集成门电路集成门电路集成门电路集成门电路6.3 6.3 逻辑函数的表示和化简逻辑函数的表示和化简逻辑函数的表示和化简逻辑函数的表示和化简6.1 6.1 基本逻辑关系和逻辑门电路基本逻辑关系和逻辑门电路基本逻辑关系和逻辑门电路基本逻辑关系和逻辑门电路6.4 6.4 组合逻辑电路的分析和设计组合逻辑电路的分析和设计组合逻辑电路的分析和设计组合逻辑电路的分析和设计6.5 6.5 组合逻辑部件组合逻辑部件组合逻辑部件组合逻辑部件6.6 6.6 可编程逻辑部件可编程逻辑部

2、件可编程逻辑部件可编程逻辑部件下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1.1.掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解表和逻辑表达式。了解表和逻辑表达式。了解表和逻辑表达式。了解 TTLTTL门电路、门电路、门电路、门电路、CMOSCMOS门门门门电路的特点。电路的特点。电路的特点。电路的特点。3.3.会分析和设计简单的组合逻辑电路。会分析和设计简单的组合逻辑电路。会分析和设计简单的组合逻辑电路。会分析和设计简单的组合逻辑电路。4.理解加

3、法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑5.电路的工作原理和功能。电路的工作原理和功能。电路的工作原理和功能。电路的工作原理和功能。5.5.学会数字集成电路的使用方法。学会数字集成电路的使用方法。学会数字集成电路的使用方法。学会数字集成电路的使用方法。本章要求：本章要求：2.2.会用逻辑代数的基本运算法则化简逻辑函数。会用逻辑代数的基本运算法则化简逻辑函数。会用逻辑代数的基本运算法则化简逻辑函数。会用逻辑代数的基本运算法则化简逻辑函数。下一页下一页总目录总目录 章目录章目录返回返回

4、上一页上一页模拟信号：模拟信号：模拟信号：模拟信号：随时间连续变化的信号随时间连续变化的信号随时间连续变化的信号随时间连续变化的信号一、模拟信号与数字信号一、模拟信号与数字信号模拟信号模拟信号模拟信号模拟信号数字信号数字信号数字信号数字信号电子电路中的信号电子电路中的信号电子电路中的信号电子电路中的信号1.1.模拟信号模拟信号模拟信号模拟信号正弦波信号正弦波信号正弦波信号正弦波信号t t三角波信号三角波信号三角波信号三角波信号t t下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 处理模拟信号的电路称为模拟电路处理模拟信号的电路称为模拟电路处理模拟信号的电路称为模拟电路处理模拟信号的

5、电路称为模拟电路。如整流如整流如整流如整流电路、放大电路等，注重研究的是输入和输出电路、放大电路等，注重研究的是输入和输出电路、放大电路等，注重研究的是输入和输出电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。信号间的大小及相位关系。信号间的大小及相位关系。信号间的大小及相位关系。在模拟电路中在模拟电路中在模拟电路中在模拟电路中，晶体管三极管通常工作在放晶体管三极管通常工作在放晶体管三极管通常工作在放晶体管三极管通常工作在放大区。大区。大区。大区。2.2.数字信号数字信号数字信号数字信号 幅度和时间上均离散的信号。幅度和时间上均离散的信号。幅度和时间上均离散的信号。幅度和时间上

6、均离散的信号。尖顶波尖顶波尖顶波尖顶波t矩形波矩形波矩形波矩形波t下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 处理数字信号的电路称为数字电路处理数字信号的电路称为数字电路处理数字信号的电路称为数字电路处理数字信号的电路称为数字电路，它注重，它注重，它注重，它注重研究的是输入、输出信号之间的逻辑关系。研究的是输入、输出信号之间的逻辑关系。研究的是输入、输出信号之间的逻辑关系。研究的是输入、输出信号之间的逻辑关系。在数字电路中，晶体管一般工作在截止区和在数字电路中，晶体管一般工作在截止区和在数字电路中，晶体管一般工作在截止区和在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作

7、用。饱和区，起开关的作用。饱和区，起开关的作用。饱和区，起开关的作用。脉冲信号脉冲信号脉冲信号脉冲信号正脉冲：正脉冲：正脉冲：正脉冲：脉冲跃变后的值比初始值高脉冲跃变后的值比初始值高负脉冲：负脉冲：负脉冲：负脉冲：脉冲跃变后的值比初始值低脉冲跃变后的值比初始值低如：如：如：如：0+3V0-3V正脉冲正脉冲正脉冲正脉冲0+3V0-3V负脉冲负脉冲负脉冲负脉冲下一页下一页总目录总目录 章目录章目录返回返回上一页上一页脉冲幅度脉冲幅度脉冲幅度脉冲幅度 A A脉冲上升沿脉冲上升沿脉冲上升沿脉冲上升沿 t tr r 脉冲周期脉冲周期脉冲周期脉冲周期 T T脉冲下降沿脉冲下降沿脉冲下降沿脉冲下降沿 t t

8、f f 脉冲宽度脉冲宽度脉冲宽度脉冲宽度 t tp p 脉冲信号的部分参数：脉冲信号的部分参数：脉冲信号的部分参数：脉冲信号的部分参数：A0.9A0.5A0.1AtptrtfT实际的矩形波实际的矩形波实际的矩形波实际的矩形波下一页下一页总目录总目录 章目录章目录返回返回上一页上一页R二、晶体管的开关作用二、晶体管的开关作用1.二极管的开关特性二极管的开关特性导通导通截止截止相当于相当于相当于相当于开关断开开关断开开关断开开关断开相当于相当于相当于相当于开关闭合开关闭合开关闭合开关闭合S3V0VSRRD3V0V下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2.三极管的开关特性三极管的

9、开关特性饱和饱和截止截止截止截止3V0VuO 0相当于相当于相当于相当于开关断开开关断开开关断开开关断开相当于相当于相当于相当于开关闭合开关闭合开关闭合开关闭合uO UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V下一页下一页总目录总目录 章目录章目录返回返回上一页上一页6.1 基本逻辑关系和逻辑门电路基本逻辑关系和逻辑门电路 逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关，它能按照一定的条件去控所谓门就是一种开关，它能按照一定的条

10、件去控制信号的通过或不通过。制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系门电路的输入和输出之间存在一定的逻辑关系(因果关系因果关系)，所以门电路又称为，所以门电路又称为逻辑门电路逻辑门电路。基本逻辑关系为基本逻辑关系为“与与与与”、“或或或或”、“非非非非”三三种。种。下面通过例子说明逻辑电路的概念及下面通过例子说明逻辑电路的概念及“与与与与”、“或或或或”、“非非非非”的意义。的意义。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1.与逻辑：与逻辑：当决定一事件的所有条件都具备时，事当决定一事件的所有条件都具备时，事件才发生的逻辑关系。件才发生的逻辑关系。功能表

11、功能表一一.与逻辑和与门电路与逻辑和与门电路灭灭灭灭灭灭亮亮断断 断断断断 合合合合 断断合合 合合与逻辑关系与逻辑关系开关开关A开关开关B灯灯Y电源电源ABY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页真值表真值表（Truth table）逻辑函数式逻辑函数式 与门与门（AND gate)逻逻辑辑符符号号与与逻辑的表示方法：逻辑的表示方法：ABY&000100011011功能表功能表灭灭灭灭灭灭亮亮断断 断断断断 合合合合 断断合合 合合ABYABY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页uYuAuBR0D2D1+VCC+10V3V0V0 V0 VUD=0.7

12、 V0 V3 V3 V0 V3 V3 V真值表真值表A BY0 00 11 01 10001Y=AB电压关系表电压关系表uA/VuB/VuY/VD1 D20 00 33 03 3导通导通 导通导通0.7导通导通 截止截止0.7截止截止 导通导通0.7导通导通 导通导通3.7下一页下一页总目录总目录 章目录章目录返回返回上一页上一页二二.或逻辑和或门电路或逻辑和或门电路 决定一事件结果的诸条件中，只要有一个或一个决定一事件结果的诸条件中，只要有一个或一个以上具备时，事件就会发生的逻辑关系。以上具备时，事件就会发生的逻辑关系。或门或门（OR gate)或逻辑关系或逻辑关系开关开关A开关开关B灯灯Y

13、电源电源真值表真值表逻辑函数式逻辑函数式逻逻辑辑符符号号011100011011ABYABY1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页uY/V3V0V0 V0 VUD=0.7 V0 V3 V3 V0 V3 V3 VuYuAuBROD2D1-VSS-10V真值表真值表A BY0 00 11 01 10111电压关系表电压关系表uA/VuB/VD1 D20 00 33 03 3导通导通 导通导通-0.7截止截止 导通导通2.3导通导通 截止截止2.3导通导通 导通导通2.3Y=A+B下一页下一页总目录总目录 章目录章目录返回返回上一页上一页三三.非逻辑和非门电路非逻辑和非门电路

14、只要条件具备，事件便不会发生；条件不具备，只要条件具备，事件便不会发生；条件不具备，事件一定发生的逻辑关系。事件一定发生的逻辑关系。真值表真值表逻辑函数式逻辑函数式逻逻辑辑符符号号非门非门（NOT gate)非逻辑关系非逻辑关系1001AY1开关开关A灯灯Y电源电源RAY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页电压关系表电压关系表uI/VuO/V0550.3真值表真值表0110AY符号符号函数式函数式+VCC+5V1 k RcRbT+-+-uIuO4.3 k =30iBiC三极管非门三极管非门:AY1AY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页四四.复合门电

15、路复合门电路(1)与非逻辑与非逻辑 (NAND)(2)或非逻辑或非逻辑 (NOR)(3)与或非逻辑与或非逻辑 (AND OR INVERT)(真值表略真值表略)11100 00 11 01 1AB&1000ABY1Y2Y1、Y2 的真值表的真值表AB1AB&CD1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(4)异或逻辑异或逻辑(ExclusiveOR)(5)同或逻辑同或逻辑(ExclusiveNOR)(异或非异或非)AB=101100 00 11 01 1 AB=1=ABABY410010 00 11 01 1ABY5下一页下一页总目录总目录 章目录章目录返回返回上一页上一页逻

16、辑符号对照逻辑符号对照曾用符号曾用符号美国符号美国符号ABYABYABYAAY国标符号国标符号AB&A1ABYAB1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页国标符号国标符号曾用符号曾用符号美国符号美国符号AB&ABYABYABYAB=1ABABYABYAB1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页6.3 逻辑函数的表示和化简逻辑函数的表示和化简或：或：0+0=01+0=11+1=1 与：与：0 0=00 1=01 1=1 非：非：2、变量和常量的关系、变量和常量的关系(变量：变量：A、B、C)或：或：A+0=AA+1=1与与:A 0=0A 1=A 非：非：一

17、、逻辑代数基本运算规则和定律一、逻辑代数基本运算规则和定律1、常量之间的关系、常量之间的关系(常量：常量：0 和和 1)下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3、与普通代数相似的定理、与普通代数相似的定理交换律交换律结合律结合律分配律分配律 例例 证明公式证明公式 解解 方法一：公式法方法一：公式法下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 证明公式证明公式方法二：真值表法方法二：真值表法 (将变量的各种取值代入等式将变量的各种取值代入等式两边，进行计算并填入表中两边，进行计算并填入表中)A B C0 0 00 0 10 1 00 1 11 0 01 0 1

18、1 1 01 1 100 0 1 0 0 0 1 000111110001111100 1 1 1 1 1 1 01 0 1 1 1 1 1 相等相等下一页下一页总目录总目录 章目录章目录返回返回上一页上一页4、逻辑代数的一些特殊定理、逻辑代数的一些特殊定理同一律同一律A+A=AA A=A还原律还原律 例例 1.1.2 证明：证明：德德 摩根定摩根定理理 A B 0 0 0 1 1 0 1 100 0 1 111011 0 0 10101110011110001000相等相等相等相等德德 摩根定摩根定理理下一页下一页总目录总目录 章目录章目录返回返回上一页上一页5、若干常用公式若干常用公式推广

19、推广下一页下一页总目录总目录 章目录章目录返回返回上一页上一页公式公式(4)证明：证明：推论推论公式公式(5)证明：证明：即即=AB同理可证同理可证AB下一页下一页总目录总目录 章目录章目录返回返回上一页上一页一、标准与或表达式一、标准与或表达式补充内容：逻辑函数的标准与或式补充内容：逻辑函数的标准与或式标准与标准与或式或式标准与或式就是最小项之和的形式标准与或式就是最小项之和的形式最小项最小项下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1.最小项的概念：最小项的概念：包括所有变量的乘积项，每个变量均以原变量或包括所有变量的乘积项，每个变量均以原变量或反变量的形式出现一次。反变量

20、的形式出现一次。(2 变量共有变量共有 4 个最小项个最小项)(4 变量共有变量共有 16 个最小项个最小项)(n 变量共有变量共有 2n 个最小项个最小项)(3 变量共有变量共有 8 个最小项个最小项)下一页下一页总目录总目录 章目录章目录返回返回上一页上一页对应规律：对应规律：1 原变量原变量 0 反变量反变量2.最小项的性质：最小项的性质：00000001000000100000010000001000000100000010000001000000100000000 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C(1)任任一一最小项，只有一组对应

21、变量取值使其值为最小项，只有一组对应变量取值使其值为 1；A B C 0 0 1A B C 1 0 1(2)任意两个最小项的乘积为任意两个最小项的乘积为 0；(3)全体最小项之和为全体最小项之和为 1。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3.最小项的编号：最小项的编号：把把与与最小项对应的变量取值当成二进制数，与之最小项对应的变量取值当成二进制数，与之相应的十进制数，就是该最小项的编号，用相应的十进制数，就是该最小项的编号，用 mi 表示。表示。对应规律：对应规律：原变量原变量 1 反变量反变量 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01

22、1 10 1 234567m0m1m2m3m4m5m6m7下一页下一页总目录总目录 章目录章目录返回返回上一页上一页4.最小项是组成逻辑函数的基本单元最小项是组成逻辑函数的基本单元 任何逻辑函数都是由其变量的若干个最小项构成，任何逻辑函数都是由其变量的若干个最小项构成，都可以表示成为最小项之和的形式。都可以表示成为最小项之和的形式。例例 写出下列函数的标准与或式：写出下列函数的标准与或式：解解 或或m6m7m1m3下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 例例 写出下列函数的标准与或式：写出下列函数的标准与或式：m7m6m5m4m1m0m8m0与前面与前面m0相重相重下一页下

23、一页总目录总目录 章目录章目录返回返回上一页上一页二、卡诺图二、卡诺图1、逻辑变量的卡诺图、逻辑变量的卡诺图(Karnaugh maps)卡诺图：卡诺图：(1).二变量二变量 的卡诺图的卡诺图最小项方格图最小项方格图(按循环码排列按循环码排列)(四个最小项四个最小项)ABAB0101AB0101下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(2).多变量卡诺图的画法多变量卡诺图的画法三变量三变量 的卡诺图：的卡诺图：八个最小项八个最小项ABC010001 10 1111 10卡诺图的实质：卡诺图的实质：逻辑相邻逻辑相邻几何相邻几何相邻逻辑不相邻逻辑不相邻逻辑相邻逻辑相邻逻辑相邻逻辑

24、相邻紧挨着紧挨着行或列的两头行或列的两头对折起来位置重合对折起来位置重合逻辑相邻：逻辑相邻：两个最小项只有一个变量不同两个最小项只有一个变量不同逻辑相邻的两个最小项可以逻辑相邻的两个最小项可以合并成一项，并消去一个因子。合并成一项，并消去一个因子。如：如：m0m1m2m3m4m5m6m7下一页下一页总目录总目录 章目录章目录返回返回上一页上一页五变量五变量 的卡诺图：的卡诺图：四变量四变量 的卡诺图：的卡诺图：十六个最小项十六个最小项ABCD0001111000 01 11 10 当变量个数超过当变量个数超过六个以上时，无法使六个以上时，无法使用图形法进行化简。用图形法进行化简。ABCDE00

25、011110000 001 011 010 110 111 101 100以此轴为以此轴为对称轴（对折后位置重合）对称轴（对折后位置重合）m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m11m0m1m2m3m8m9m10m11m24m25m26m27m16m17m18m19m6m7m4m5m14m15m12m13m30m31m28m29m22m23m20m21几几何何相相邻邻几何相邻几何相邻几何相邻几何相邻三十二个最小项三十二个最小项下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(3).卡诺图的特点：卡诺图的特点：用几何相邻表示逻辑相邻用几何相邻表示逻辑相邻

26、几何相邻：几何相邻：相接相接 紧挨着紧挨着相对相对 行或列的两头行或列的两头相重相重 对折起来位置重合对折起来位置重合逻辑相邻：逻辑相邻：例如例如两个最小项只有一个变量不同两个最小项只有一个变量不同化简方法：化简方法：卡诺图的缺点：卡诺图的缺点：函数的变量个数不宜超过函数的变量个数不宜超过 6 个。个。逻辑相邻的两个最小项可以合并成一逻辑相邻的两个最小项可以合并成一项，并消去一个因子。项，并消去一个因子。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(4).卡诺图中最小项合并规律：卡诺图中最小项合并规律：两个相邻最小项合并可以消去一个因子两个相邻最小项合并可以消去一个因子ABC01

27、0001 11 100432ABCD0001111000 01 11 101946下一页下一页总目录总目录 章目录章目录返回返回上一页上一页四个相邻最小项合并可以消去两个因子四个相邻最小项合并可以消去两个因子ABCD0001111000 01 11 1004128321011ABCD0001111000 01 11 105713 15BD02810下一页下一页总目录总目录 章目录章目录返回返回上一页上一页八个相邻最小项合并可以消去三个因子八个相邻最小项合并可以消去三个因子ABCD0001111000 01 11 1004128321011ABCD0001111000 01 11 105713

28、15B02810151394612142n 个相邻最小项合并可以消去个相邻最小项合并可以消去 n 个因子个因子总结：总结：下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2、逻辑函数的卡诺图表示法、逻辑函数的卡诺图表示法(1).根据变量个数画出相应的卡诺图；根据变量个数画出相应的卡诺图；(2).将函数化为最小项之和的形式；将函数化为最小项之和的形式；(3).在卡诺图上与这些最小项对应的位置上填入在卡诺图上与这些最小项对应的位置上填入 1，其余位置填，其余位置填 0 或不填。或不填。例例 ABC010001 11 1011110000下一页下一页总目录总目录 章目录章目录返回返回上一页

29、上一页二、逻辑函数的表示二、逻辑函数的表示1 1、真值表、真值表ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111优点：优点：直观明了，便于将实际逻直观明了，便于将实际逻辑问题抽象成数学表达式。辑问题抽象成数学表达式。缺点：缺点：难以用公式和定理进行运难以用公式和定理进行运算和变换；变量较多时，算和变换；变量较多时，列函数真值表较繁琐。列函数真值表较繁琐。2 2、逻辑表达式、逻辑表达式优点：优点：书写简洁方便，易用公式和定理进行运书写简洁方便，易用公式和定理进行运算、变换。算、变换。缺点：缺点：逻辑函数较复杂时，难以直接从变量取逻辑函数较复

30、杂时，难以直接从变量取值看出函数的值。值看出函数的值。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3 3、卡诺图、卡诺图ABC010001 11 1011110000优点：优点：便于求出逻辑函数的最简便于求出逻辑函数的最简与或表达式。与或表达式。缺点：缺点：只适于表示和化简变量个数只适于表示和化简变量个数比较少的逻辑函数，也不便比较少的逻辑函数，也不便于进行运算和变换。于进行运算和变换。4 4、逻辑图、逻辑图优点：优点：最接近实际电路。最接近实际电路。缺点：缺点：不能进行运算不能进行运算和变换，所表示的和变换，所表示的逻辑关系不直观。逻辑关系不直观。ABYC&1下一页下一页总目录

31、总目录 章目录章目录返回返回上一页上一页5 5、波形图、波形图输入变量和对应的输出变量随输入变量和对应的输出变量随时间变化的波形时间变化的波形ABY优点：优点：形象直观地表示了变量取值与函数值在时间上形象直观地表示了变量取值与函数值在时间上的对应关系。的对应关系。缺点：缺点：难以用公式和定理进行运算和变换，当变量个难以用公式和定理进行运算和变换，当变量个数增多时，画图较麻烦。数增多时，画图较麻烦。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页三、逻辑函数的化简三、逻辑函数的化简1.公式化简法公式化简法并项法并项法:例例 例例（与或式（与或式最简与或式）最简与或式）公式公式定理定理下

32、一页下一页总目录总目录 章目录章目录返回返回上一页上一页吸收法：吸收法：例例（书书 p20p20）例例 例例 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页消去法：消去法：例例 例例 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页配项消项法：配项消项法：或或 例例 冗余项冗余项冗余项冗余项下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2.卡诺图化简法卡诺图化简法化简步骤化简步骤:(1)画函数的卡诺图画函数的卡诺图(2)合并最小项：合并最小项：画包围圈画包围圈(3)写出最简与或表达式写出最简与或表达式 例例 ABCD0001111000 01 11 10111

33、11111 解解 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABCD0001111000 01 11 1011111111画包围圈的原则：画包围圈的原则：(1)先圈孤立项，再圈仅有一先圈孤立项，再圈仅有一种合并方式的最小项。种合并方式的最小项。(2)圈越大越好圈越大越好，但圈的个数但圈的个数越少越好。越少越好。(3)最小项可重复被圈，但每最小项可重复被圈，但每个圈中至少有一个新的最小项。个圈中至少有一个新的最小项。(4)必需把组成函数的全部最小项圈完，并做认真必需把组成函数的全部最小项圈完，并做认真比较、检查才能写出最简与或式。比较、检查才能写出最简与或式。不正确的不正确的画圈

34、画圈下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 例例 解解(1)画函数的卡诺图画函数的卡诺图ABCD0001111000 01 11 1011111111(2)合并最小项：合并最小项：画包围圈画包围圈(3)写出最简与或表达式写出最简与或表达式多余多余的圈的圈注意：注意：先圈孤立项先圈孤立项利用图形法化简函数利用图形法化简函数下一页下一页总目录总目录 章目录章目录返回返回上一页上一页利用图形法化简函数利用图形法化简函数 例例 解解(1)画函数的卡诺图画函数的卡诺图ABCD0001111000 01 11 101111111111(2)合并最小项：合并最小项：画包围圈画包围圈(3)

35、写出最简与或写出最简与或 表达式表达式下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 例例 用用图形法求反函数的最简与或表达式图形法求反函数的最简与或表达式 解解 (1)画函数的卡诺图画函数的卡诺图ABC010001 11 1011110000(2)合并函数值为合并函数值为 0 的最小项的最小项(3)写出写出 Y 的反函数的的反函数的 最简与或表达式最简与或表达式下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3.具有约束的逻辑函数的化简具有约束的逻辑函数的化简一、一、约束的概念和约束条件约束的概念和约束条件(1)约束：约束：输入变量取值所受的限制输入变量取值所受的限制例

36、如，例如，逻辑变量逻辑变量 A、B、C，分别表示电梯的分别表示电梯的 升、降、停升、降、停 命令命令。A=1 表示升表示升，B=1 表示降表示降，C=1 表示停表示停。ABC 的可能取值的可能取值(2)约束项：约束项：不会出现的变量取值所对应的最小项。不会出现的变量取值所对应的最小项。不可能取值不可能取值0010101000000111011101111.约束、约束项、约束条件约束、约束项、约束条件下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(3)约束条件：约束条件：(2)在逻辑表达式中，用等于在逻辑表达式中，用等于 0 的条件等式表示。的条件等式表示。0000111011101

37、11由由约束项相加所构成的值为约束项相加所构成的值为 0 的的逻辑表达式。逻辑表达式。约束项：约束项：约束条件：约束条件：或或2.约束条件的表示方法约束条件的表示方法(1)在真值表和卡诺图上用叉号在真值表和卡诺图上用叉号()表示。表示。例如，上例中例如，上例中 ABC 的不可能取值为的不可能取值为下一页下一页总目录总目录 章目录章目录返回返回上一页上一页二、二、具有约束的逻辑函数的化简具有约束的逻辑函数的化简 例例 化简逻辑函数化简逻辑函数化简步骤化简步骤:(1)画函数的卡诺图，顺序画函数的卡诺图，顺序 为：为：ABCD0001111000 01 11 10先填先填 1 0111000000(

38、2)合并最小项，画圈时合并最小项，画圈时 既可以当既可以当 1，又可以当又可以当 0(3)写出最简与或表达式写出最简与或表达式 解解 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 例例 化简逻辑函数化简逻辑函数约束条件约束条件 解解 (1)画函数的卡诺图画函数的卡诺图ABCD0001111000 01 11 101111(2)合并最小项合并最小项(3)写出最简与或表达式写出最简与或表达式合并时，究竟把合并时，究竟把 作为作为 1 还是作为还是作为 0 应以得到应以得到的的包围圈最大且个数最少为原则。包围圈内都包围圈最大且个数最少为原则。包围圈内都是约束项无意义是约束项无意义(如图

39、所示如图所示)。注意：注意：下一页下一页总目录总目录 章目录章目录返回返回上一页上一页6.4 组合逻辑电路的分析和设计组合逻辑电路的分析和设计组合电路的特点组合电路的特点组合电路的特点组合电路的特点=F0（I0、I1,In-1）=F1（I0、I1,In-1）=F1（I0、I1,In-1）1.逻辑功能特点逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。状态，而与原来的状态无关。2.电路结构特点电路结构特点(1)输出、输入之间输出、输入之间没有反馈延迟没有反馈延迟电路电路(2)不包含记忆性元件不包含记忆性元件(触发器

40、触发器)，仅由，仅由门电路门电路构成构成I0I1In-1Y0Y1Ym-1组合逻辑组合逻辑电路电路下一页下一页总目录总目录 章目录章目录返回返回上一页上一页一、一、组合电路的基分析组合电路的基分析1、分析步骤分析步骤逻辑图逻辑图逻辑表达式逻辑表达式化简化简真值表真值表说明功能说明功能分析目的：分析目的：(1)确定输入变量不同取值时功能是否满足要求；确定输入变量不同取值时功能是否满足要求；(3)得到输出函数的标准与或表达式，以便用得到输出函数的标准与或表达式，以便用 MSI、LSI 实现；实现；(4)得到其功能的逻辑描述，以便用于包括该电路的系得到其功能的逻辑描述，以便用于包括该电路的系 统分析。

41、统分析。(2)变换电路的结构形式变换电路的结构形式(如：如：与或与或 与非与非-与非与非)；下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2、分析举例分析举例 例例1 1 分析图中所示电路的逻辑功能分析图中所示电路的逻辑功能表达式表达式真值表真值表A B CY0 0 00 0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000功能功能判断输入信号极性是否相同的电路判断输入信号极性是否相同的电路 符合电路符合电路ABC&1 解解 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 例例2 分析图中所示电路的逻辑功能，输入信号分析图中所示

42、电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。是一组二进制代码。&ABCDY 解解 1.逐级写输出函数的逻辑表达式逐级写输出函数的逻辑表达式WX下一页下一页总目录总目录 章目录章目录返回返回上一页上一页&ABCDYWX2.化简化简下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3.列真值表列真值表A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11111111100000

43、0004.功能说明：功能说明：当输入四位代码中当输入四位代码中 1 的个数为奇数时输出的个数为奇数时输出为为 1，为偶数时输出为，为偶数时输出为 0 检奇电路检奇电路。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页二、二、组合电路的基本设计方法组合电路的基本设计方法1、设计步骤设计步骤逻辑抽象逻辑抽象列真值表列真值表写表达式写表达式化简或变换化简或变换画逻辑图画逻辑图逻辑抽象：逻辑抽象：（1）根据）根据因果关系因果关系确定输入、输出变量确定输入、输出变量（2）状态赋值状态赋值 用用 0 和和 1 表示信号的不同状态表示信号的不同状态（3）根据功能要求列出）根据功能要求列出真值表真值

44、表 根据所用元器件根据所用元器件(分立元件分立元件 或或 集成芯片集成芯片)的情况将的情况将函数式进行化简或变换。函数式进行化简或变换。化简或变换：化简或变换：（1）根据）根据因果关系因果关系确定输入、输出变量确定输入、输出变量（2）状态赋值状态赋值 用用 0 和和 1 表示信号的不同状态表示信号的不同状态（3）根据功能要求列出）根据功能要求列出真值表真值表下一页下一页总目录总目录 章目录章目录返回返回上一页上一页（1）设定变量：）设定变量：2、设计举例设计举例 例例 设计一个表决电路，要求输出信号的电平与三设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。个输入信号中的多数

45、电平一致。解解 输入输入 A、B、C ，输出输出 Y（2）状态赋值：）状态赋值：A、B、C=0 表示表示 输入信号为低电平输入信号为低电平Y=0 表示表示 输入信号中多数为低电平输入信号中多数为低电平1.逻辑抽象逻辑抽象A、B、C=1 表示表示 输入信号为高电平输入信号为高电平Y=1 表示表示 输入信号中多数为高电平输入信号中多数为高电平下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2.列真值表列真值表ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101113.写输出表达式并化简写输出表达式并化简最简与或式最简与或式最简与非最简与非-

46、与非式与非式下一页下一页总目录总目录 章目录章目录返回返回上一页上一页4.画逻辑图画逻辑图 用与门和或门实现用与门和或门实现ABYC&1&用与非门实现用与非门实现&下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 例例 设计一个监视交通信号灯工作状态的逻辑电设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。为故障状态，发出报警信号，提醒有关人员修理。解解 1.逻辑抽象逻辑抽象输入变量：输入变量：1-亮亮0-灭灭输出变量：输出变量：R（红红）Y（黄黄）G（绿绿）Z

47、（有无故障有无故障）1-有有0-无无列真值表列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101112.卡诺图化简卡诺图化简RYG0100 01 11 1011111下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3.画逻辑图画逻辑图&1&111RGYZ下一页下一页总目录总目录 章目录章目录返回返回上一页上一页6.5 组合逻辑部件组合逻辑部件一、一、加法器加法器 是指具有某种逻辑功能的中规模集成组合逻是指具有某种逻辑功能的中规模集成组合逻辑电路芯片。常用的有加法器、编码器、译码器、辑电路芯片。常用的有加法器、编码器、译码器、

48、多路选择器、多路分配器和数字比较器等。多路选择器、多路分配器和数字比较器等。1.半加器半加器（Half Adder）两个两个 1 位二进制数相加不考虑低位进位。位二进制数相加不考虑低位进位。0 00 11 01 10 01 01 00 1真真值值表表函数式函数式Ai+Bi=Si(和和)Ci(进位进位)下一页下一页总目录总目录 章目录章目录返回返回上一页上一页逻逻辑辑图图曾曾用用符符号号国国标标符符号号半加器半加器（Half Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCi函函数数式式下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2.全加器全加器（Full

49、Adder）两个两个 1 位二进制数相加，考虑低位进位。位二进制数相加，考虑低位进位。Ai+Bi +Ci-1 (低位进位低位进位)=Si (和和)Ci (向高位进位向高位进位)1 0 1 1-A 1 1 1 0-B+-低位进位低位进位100101111真真值值表表标准标准与或式与或式A B Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 1-S高位进位高位进位0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页卡诺图卡诺图全加器全加器（Full Adder）ABC010

50、0 01 11 101111SiABC0100 01 11 101111Ci圈圈“0”最简与或式最简与或式圈圈“1”下一页下一页总目录总目录 章目录章目录返回返回上一页上一页逻辑图逻辑图(a)用用与门与门、或门或门和和非门非门实现实现曾用符号曾用符号国标符号国标符号COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSiCiBiCi-11下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(b)用用与或非门与或非门和和非门非门实现实现&1&1111CiSiAiBiCi-1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3.集成全加器集成全加器TTL：74L