Verilog 数字系统设计教程-夏宇闻.ppt

《Verilog 数字系统设计教程-夏宇闻.ppt》由会员分享，可在线阅读，更多相关《Verilog 数字系统设计教程-夏宇闻.ppt（101页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、Verilog数字系统设计教程-夏宇闻课时安排和学习方法课时安排和学习方法课时安排和学习方法课时安排和学习方法十次讲课每次十次讲课每次十次讲课每次十次讲课每次22小时；小时；小时；小时；五次实验每次五次实验每次五次实验每次五次实验每次44小时；小时；小时；小时；一次上机实验考核加面试共一次上机实验考核加面试共一次上机实验考核加面试共一次上机实验考核加面试共44小时；小时；小时；小时；课堂课堂课堂课堂 20+20+4=44 20+20+4=44小时，自己看书小时，自己看书小时，自己看书小时，自己看书4040小时小时小时小时共计共计共计共计8484小时；小时；小时；小时；理论与实践结合的学习方法；

2、理论与实践结合的学习方法；理论与实践结合的学习方法；理论与实践结合的学习方法；考核方法：认真听课考核方法：认真听课考核方法：认真听课考核方法：认真听课20%20%；下课复习；下课复习；下课复习；下课复习20%20%；实验课操作；实验课操作；实验课操作；实验课操作20%20%；最后考核；最后考核；最后考核；最后考核40%40%复杂数字系统与信号处理的关系复杂数字系统与信号处理的关系复杂数字系统与信号处理的关系复杂数字系统与信号处理的关系-接口逻辑接口逻辑接口逻辑接口逻辑+专门设计的高速计算逻辑专门设计的高速计算逻辑专门设计的高速计算逻辑专门设计的高速计算逻辑数字信号处理、计算、程序数字信号处理、

3、计算、程序数字信号处理、计算、程序数字信号处理、计算、程序 算法和硬线逻辑的基本概念算法和硬线逻辑的基本概念算法和硬线逻辑的基本概念算法和硬线逻辑的基本概念数字信号处理数字信号处理数字信号处理数字信号处理计算（计算（计算（计算（ComputingComputing）算法和数据结构算法和数据结构算法和数据结构算法和数据结构编程语言和程序编程语言和程序编程语言和程序编程语言和程序体系结构体系结构体系结构体系结构硬线逻辑硬线逻辑硬线逻辑硬线逻辑 数字信号处理的基本概念数字信号处理的基本概念数字信号处理的基本概念数字信号处理的基本概念现代电子系统设备中广泛使用了数字信号处理现代电子系统设备中广泛使用了

4、数字信号处理现代电子系统设备中广泛使用了数字信号处理现代电子系统设备中广泛使用了数字信号处理现代电子系统设备中广泛使用了数字信号处理现代电子系统设备中广泛使用了数字信号处理 专专专专专专用集成电路。用集成电路。用集成电路。用集成电路。用集成电路。用集成电路。用于数字信号传输中所必需的滤波、变换、加密、用于数字信号传输中所必需的滤波、变换、加密、用于数字信号传输中所必需的滤波、变换、加密、用于数字信号传输中所必需的滤波、变换、加密、用于数字信号传输中所必需的滤波、变换、加密、用于数字信号传输中所必需的滤波、变换、加密、解密、编码、解码、纠检错、压缩、解压缩等操解密、编码、解码、纠检错、压缩、解压

5、缩等操解密、编码、解码、纠检错、压缩、解压缩等操解密、编码、解码、纠检错、压缩、解压缩等操解密、编码、解码、纠检错、压缩、解压缩等操解密、编码、解码、纠检错、压缩、解压缩等操作。作。作。作。作。作。处理工作从本质上说都是数学运算。处理工作从本质上说都是数学运算。处理工作从本质上说都是数学运算。处理工作从本质上说都是数学运算。处理工作从本质上说都是数学运算。处理工作从本质上说都是数学运算。完全可以用计算机或微处理器来完成处理工作。完全可以用计算机或微处理器来完成处理工作。完全可以用计算机或微处理器来完成处理工作。完全可以用计算机或微处理器来完成处理工作。完全可以用计算机或微处理器来完成处理工作。

6、完全可以用计算机或微处理器来完成处理工作。计算（计算（计算（计算（ComputingComputing）的基本概念的基本概念的基本概念的基本概念“Computing Computing 这这这这门门门门学学学学问问问问研研研研究究究究怎怎怎怎样样样样系系系系统统统统地地地地有有有有步步步步骤骤骤骤地地地地描描描描述述述述和和和和转转转转换换换换信信信信息息息息，实实实实质质质质上上上上它它它它是是是是一一一一门门门门覆覆覆覆盖盖盖盖了了了了多多多多个个个个知知知知识识识识和和和和技技技技术术术术范范范范畴畴畴畴的的的的学学学学问问问问，其其其其中中中中包包包包括括括括了了了了计计计计算算算算的

7、的的的理理理理论论论论、分分分分析析析析、设设设设计计计计、效效效效率率率率和和和和应应应应用用用用。它它它它提提提提出出出出的的的的最最最最基基基基本本本本的的的的问问问问题题题题是是是是什什什什么么么么样样样样的的的的工工工工作作作作能能能能自自自自动动动动完完完完成成成成，什什什什么么么么样样样样的的的的不不不不能能能能。”（摘摘摘摘自自自自Denning Denning et et al.,al.,“Computing Computing as as a a Discipline,Discipline,”Communication Communication of ACM,Januar

8、y,1989of ACM,January,1989）。）。）。）。算法和数据结构的基本概念算法和数据结构的基本概念算法和数据结构的基本概念算法和数据结构的基本概念算法就是解决特定问题的有序步骤。算法就是解决特定问题的有序步骤。算法就是解决特定问题的有序步骤。算法就是解决特定问题的有序步骤。数数数数据据据据结结结结构构构构就就就就是是是是解解解解决决决决特特特特定定定定问问问问题题题题的的的的相相相相应应应应的的的的模型。模型。模型。模型。编程语言和程序的基本概念编程语言和程序的基本概念编程语言和程序的基本概念编程语言和程序的基本概念编程语言：编程语言：编程语言：编程语言：程程程程程程序序序序序

9、序员员员员员员利利利利利利用用用用用用一一一一一一种种种种种种由由由由由由专专专专专专家家家家家家设设设设设设计计计计计计的的的的的的既既既既既既可可可可可可以以以以以以被被被被被被人人人人人人理理理理理理解解解解解解，也也也也也也可可可可可可以以以以以以被被被被被被计计计计计计算算算算算算机机机机机机解解解解解解释释释释释释的的的的的的语语语语语语言言言言言言来来来来来来表表表表表表示示示示示示算算算算算算法法法法法法问问问问问问题题题题题题的的的的的的求求求求求求解过程。这种语言就是编程语言。解过程。这种语言就是编程语言。解过程。这种语言就是编程语言。解过程。这种语言就是编程语言。解过程。

10、这种语言就是编程语言。解过程。这种语言就是编程语言。程程程程序序序序：由由由由由由编编编编编编程程程程程程语语语语语语言言言言言言所所所所所所表表表表表表达达达达达达的的的的的的算算算算算算法法法法法法问问问问问问题题题题题题的的的的的的求求求求求求解解解解解解过过过过过过程就是。程就是。程就是。程就是。程就是。程就是。常常常常用用用用的的的的编编编编程程程程语语语语言言言言：C C C、PascalPascalPascal、FortranFortranFortran、BasicBasicBasic或汇编语言或汇编语言或汇编语言或汇编语言或汇编语言或汇编语言。计算机体系结构和硬线逻辑计算机体系

11、结构和硬线逻辑计算机体系结构和硬线逻辑计算机体系结构和硬线逻辑的基本概念的基本概念的基本概念的基本概念计计计计算算算算机机机机体体体体系系系系结结结结构构构构：是是是是一一一一门门门门 讨讨讨讨论论论论和和和和研研研研究究究究通通通通用用用用的的的的计计计计算算算算机机机机中中中中央央央央处处处处理理理理器器器器如如如如何何何何提提提提高高高高运运运运算算算算速速速速度度度度性能的学问。性能的学问。性能的学问。性能的学问。硬硬硬硬线线线线逻逻逻逻辑辑辑辑：由由由由与与与与门门门门、或或或或门门门门、非非非非门门门门、触触触触发发发发器器器器、多多多多路路路路器器器器等等等等基基基基本本本本逻逻

12、逻逻辑辑辑辑部部部部件件件件造造造造成成成成的的的的逻逻逻逻辑辑辑辑系系系系统。统。统。统。数字信号处理系统的分类数字信号处理系统的分类数字信号处理系统的分类数字信号处理系统的分类 非实时系统：非实时系统：非实时系统：非实时系统：信号处理的工作是可以事后进行。信号处理的工作是可以事后进行。信号处理的工作是可以事后进行。信号处理的工作是可以事后进行。信号处理的工作是可以事后进行。信号处理的工作是可以事后进行。实时系统：实时系统：实时系统：实时系统：信信信信信信号号号号号号处处处处处处理理理理理理的的的的的的工工工工工工作作作作作作必必必必必必须须须须须须在在在在在在规规规规规规定定定定定定的的的

13、的的的很很很很很很短短短短短短的的的的的的时时时时时时间间间间间间内内内内内内完完完完完完成。成。成。成。成。成。数字信号处理系统的实现数字信号处理系统的实现数字信号处理系统的实现数字信号处理系统的实现 非实时系统：非实时系统：非实时系统：非实时系统：非实时系统：非实时系统：通通通通通通用用用用用用的的的的的的计计计计计计算算算算算算机机机机机机和和和和和和利利利利利利用用用用用用通通通通通通用用用用用用计计计计计计算算算算算算机机机机机机改改改改改改装装装装装装的的的的的的设设设设设设备备备备备备，主主主主主主要要要要要要工工工工工工作作作作作作量量量量量量是是是是是是编编编编编编写写写写写

14、写 “C”C”C”C”C”C”程程程程程程序序序序序序。输输输输输输入入入入入入/输输输输输输出出出出出出数数数数数数据据据据据据大大大大大大多多多多多多为为为为为为文本文本文本文本文本文本 。实时系统：实时系统：实时系统：实时系统：实时系统：实时系统：信信信信信信号号号号号号处处处处处处理理理理理理专专专专专专用用用用用用的的的的的的微微微微微微处处处处处处理理理理理理器器器器器器为为为为为为核核核核核核心心心心心心的的的的的的设设设设设设备备备备备备，主主主主主主要要要要要要工工工工工工作作作作作作量量量量量量是是是是是是编编编编编编写写写写写写汇汇汇汇汇汇编编编编编编程程程程程程序序序序

15、序序。输输输输输输入入入入入入/输输输输输输出出出出出出数数数数数数据据据据据据大大大大大大多多多多多多为为为为为为数数数数数数据据据据据据流流流流流流，直接用于控制直接用于控制直接用于控制直接用于控制直接用于控制直接用于控制 。实时数字信号实时数字信号实时数字信号实时数字信号处理系统实现中存在的技术难点处理系统实现中存在的技术难点处理系统实现中存在的技术难点处理系统实现中存在的技术难点 1)1)算法问题。算法问题。算法问题。算法问题。2)2)电路实现问题：电路实现问题：电路实现问题：电路实现问题：3)3)如如如如果果果果由由由由最最最最快快快快的的的的信信信信号号号号处处处处理理理理专专专专

16、用用用用的的的的微微微微处处处处理理理理器器器器为为为为核核核核心心心心的的的的设设设设备备备备也也也也来来来来不不不不及及及及处处处处理理理理如如如如此此此此大大大大量量量量的的的的数数数数据怎么办呢？据怎么办呢？据怎么办呢？据怎么办呢？实时数字信号实时数字信号实时数字信号实时数字信号处理系统实现中存在的技术难点处理系统实现中存在的技术难点处理系统实现中存在的技术难点处理系统实现中存在的技术难点和解决办法和解决办法和解决办法和解决办法 1)1)算法问题。研究并行快速算法。算法问题。研究并行快速算法。算法问题。研究并行快速算法。算法问题。研究并行快速算法。2)2)电路实现问题：电路实现问题：电

17、路实现问题：电路实现问题：3)3)设设设设计计计计并并并并研研研研制制制制具具具具有有有有并并并并行行行行结结结结构构构构的的的的数数数数字字字字和和和和计算逻辑结构和相应的接口逻辑。计算逻辑结构和相应的接口逻辑。计算逻辑结构和相应的接口逻辑。计算逻辑结构和相应的接口逻辑。实时数字信号实时数字信号实时数字信号实时数字信号处理系统实现中存在的技术难点处理系统实现中存在的技术难点处理系统实现中存在的技术难点处理系统实现中存在的技术难点和解决办法和解决办法和解决办法和解决办法 电路实现的两个方向：电路实现的两个方向：电路实现的两个方向：电路实现的两个方向：FPGAFPGAFPGAFPGA专用集成电路

18、专用集成电路专用集成电路专用集成电路实时数字信号实时数字信号实时数字信号实时数字信号处理系统实现中存在的技术难点处理系统实现中存在的技术难点处理系统实现中存在的技术难点处理系统实现中存在的技术难点和解决办法和解决办法和解决办法和解决办法 用于信号处理的用于信号处理的用于信号处理的用于信号处理的 FPGA FPGA FPGA FPGA 和专用集成和专用集成和专用集成和专用集成 电路（电路（电路（电路（ASICASIC）设计的方法设计的方法设计的方法设计的方法：Verilog HDLVerilog HDL 建模、仿真、综合和建模、仿真、综合和建模、仿真、综合和建模、仿真、综合和 全面验证。全面验证

19、。全面验证。全面验证。为什么要研究复杂的数字为什么要研究复杂的数字逻辑系统？逻辑系统？什么是复杂的数字逻辑系统什么是复杂的数字逻辑系统什么是复杂的数字逻辑系统什么是复杂的数字逻辑系统？嵌入式微处理机系统嵌入式微处理机系统嵌入式微处理机系统嵌入式微处理机系统数字信号处理系统数字信号处理系统数字信号处理系统数字信号处理系统高速并行计算逻辑高速并行计算逻辑高速并行计算逻辑高速并行计算逻辑 高速通信协议电路高速通信协议电路高速通信协议电路高速通信协议电路高速编码高速编码高速编码高速编码/解码、加密解码、加密解码、加密解码、加密/解密电路解密电路解密电路解密电路复杂的多功能智能接口复杂的多功能智能接口复

20、杂的多功能智能接口复杂的多功能智能接口门逻辑总数超过几万门达到几百甚至达几千门逻辑总数超过几万门达到几百甚至达几千门逻辑总数超过几万门达到几百甚至达几千门逻辑总数超过几万门达到几百甚至达几千 万门的数字系统万门的数字系统万门的数字系统万门的数字系统为什么要设计复杂的为什么要设计复杂的为什么要设计复杂的为什么要设计复杂的数字逻辑系统？数字逻辑系统？数字逻辑系统？数字逻辑系统？对嵌入式系统的性能要求越来越高对嵌入式系统的性能要求越来越高对嵌入式系统的性能要求越来越高对嵌入式系统的性能要求越来越高-通用的微处理机不能满足要求通用的微处理机不能满足要求通用的微处理机不能满足要求通用的微处理机不能满足要

21、求通用的微处理机不能满足要求通用的微处理机不能满足要求-硬件结构是提高系统总体性能的关键硬件结构是提高系统总体性能的关键硬件结构是提高系统总体性能的关键硬件结构是提高系统总体性能的关键硬件结构是提高系统总体性能的关键硬件结构是提高系统总体性能的关键-软件只能提高系统的灵活性能软件只能提高系统的灵活性能软件只能提高系统的灵活性能软件只能提高系统的灵活性能软件只能提高系统的灵活性能软件只能提高系统的灵活性能-军用系统的实时、高可靠、低功耗要求军用系统的实时、高可靠、低功耗要求军用系统的实时、高可靠、低功耗要求军用系统的实时、高可靠、低功耗要求军用系统的实时、高可靠、低功耗要求军用系统的实时、高可靠

22、、低功耗要求-系统的功能专一，但对其各种性能要求极高系统的功能专一，但对其各种性能要求极高系统的功能专一，但对其各种性能要求极高系统的功能专一，但对其各种性能要求极高系统的功能专一，但对其各种性能要求极高系统的功能专一，但对其各种性能要求极高-降低系统的设计和制造成本降低系统的设计和制造成本降低系统的设计和制造成本降低系统的设计和制造成本降低系统的设计和制造成本降低系统的设计和制造成本设计数字系统的基本方法设计数字系统的基本方法设计数字系统的基本方法设计数字系统的基本方法 传统的：线路图传统的：线路图传统的：线路图传统的：线路图现代的：硬件描述语言现代的：硬件描述语言现代的：硬件描述语言现代的

23、：硬件描述语言怎样设计如此复杂的系统怎样设计如此复杂的系统怎样设计如此复杂的系统怎样设计如此复杂的系统？传统的设计方法：传统的设计方法：传统的设计方法：传统的设计方法：-查用器件手册；查用器件手册；查用器件手册；查用器件手册；查用器件手册；查用器件手册；-选用合适的微处理器和电路芯片；选用合适的微处理器和电路芯片；选用合适的微处理器和电路芯片；选用合适的微处理器和电路芯片；选用合适的微处理器和电路芯片；选用合适的微处理器和电路芯片；-设计面包板和线路板；设计面包板和线路板；设计面包板和线路板；设计面包板和线路板；设计面包板和线路板；设计面包板和线路板；-调试；调试；调试；调试；调试；调试；-定

24、型；定型；定型；定型；定型；定型；-设计复杂的系统（几十万门以上）极其困难。设计复杂的系统（几十万门以上）极其困难。设计复杂的系统（几十万门以上）极其困难。设计复杂的系统（几十万门以上）极其困难。设计复杂的系统（几十万门以上）极其困难。设计复杂的系统（几十万门以上）极其困难。怎样设计如此复杂的系统怎样设计如此复杂的系统怎样设计如此复杂的系统怎样设计如此复杂的系统？现代的设计方法：现代的设计方法：现代的设计方法：现代的设计方法：-选用合适的选用合适的选用合适的选用合适的选用合适的选用合适的 EDAEDAEDA仿真仿真仿真仿真仿真仿真工具；工具；工具；工具；工具；工具；-选用合适选用合适选用合适选

25、用合适选用合适选用合适电路图输入和电路图输入和电路图输入和电路图输入和电路图输入和电路图输入和HDLHDLHDL编辑工具；编辑工具；编辑工具；编辑工具；编辑工具；编辑工具；-逐个编写可综合逐个编写可综合逐个编写可综合逐个编写可综合逐个编写可综合逐个编写可综合HDLHDLHDL模块；模块；模块；模块；模块；模块；-逐个编写逐个编写逐个编写逐个编写逐个编写逐个编写HDLHDLHDL测试模块；测试模块；测试模块；测试模块；测试模块；测试模块；-逐个做逐个做逐个做逐个做逐个做逐个做Verilog HDL Verilog HDL Verilog HDL 电路逻辑访真；电路逻辑访真；电路逻辑访真；电路逻辑

26、访真；电路逻辑访真；电路逻辑访真；-编写编写编写编写编写编写Verilog HDLVerilog HDLVerilog HDL总测试模块；总测试模块；总测试模块；总测试模块；总测试模块；总测试模块；-做系统电路逻辑总仿真；做系统电路逻辑总仿真；做系统电路逻辑总仿真；做系统电路逻辑总仿真；做系统电路逻辑总仿真；做系统电路逻辑总仿真；怎样设计如此复杂的系统？怎样设计如此复杂的系统？怎样设计如此复杂的系统？怎样设计如此复杂的系统？现代的设计方法（续前）：现代的设计方法（续前）：现代的设计方法（续前）：现代的设计方法（续前）：-选用合适的基本逻辑元件库和宏库选用合适的基本逻辑元件库和宏库选用合适的基本

27、逻辑元件库和宏库选用合适的基本逻辑元件库和宏库选用合适的基本逻辑元件库和宏库选用合适的基本逻辑元件库和宏库 -租用或购买必要的租用或购买必要的租用或购买必要的租用或购买必要的租用或购买必要的租用或购买必要的IPIPIP核；核；核；核；核；核；-选用合适的综合器；选用合适的综合器；选用合适的综合器；选用合适的综合器；选用合适的综合器；选用合适的综合器；-进行综合得到门级电路结构；进行综合得到门级电路结构；进行综合得到门级电路结构；进行综合得到门级电路结构；进行综合得到门级电路结构；进行综合得到门级电路结构；-布局布线，得到时延文件；布局布线，得到时延文件；布局布线，得到时延文件；布局布线，得到时

28、延文件；布局布线，得到时延文件；布局布线，得到时延文件；-后仿真；后仿真；后仿真；后仿真；后仿真；后仿真；-定型，定型，定型，定型，定型，定型，FPGA FPGA FPGA编码或编码或编码或编码或编码或编码或ASICASICASIC投片投片投片投片投片投片Top-Down Top-Down Top-Down Top-Down 设计思想设计思想设计思想设计思想系统级设计系统级设计系统级设计模块模块模块AAA 模块模块模块BBB 模块模块模块CCC 模块模块模块A1A1A1 模块模块模块A3A3A3 模块模块模块A2A2A2 模块模块模块C1C1C1 模块模块模块C3C3C3 模块模块模块C2C2

29、C2 模块模块模块B2B2B2 模块模块模块B1B1B1 用用用EDAEDAEDA设计数字系统的流程设计数字系统的流程设计数字系统的流程电电电 路路路 图图图设设设 计计计 文文文 件件件HDLHDLHDL设设设 计计计 文文文 件件件电路功能仿真电路功能仿真电路功能仿真 HDLHDLHDL功能仿真功能仿真功能仿真 HDLHDLHDL综合综合综合 确定实现电路确定实现电路确定实现电路的具体库名的具体库名的具体库名 布布布 线线线 后后后 门门门 级级级 仿仿仿 真真真 与与与 实实实 现现现 逻逻逻 辑辑辑 的的的 物物物 理理理 器器器 件件件 有有有 关关关 的的的 工工工 艺艺艺 技技技

30、 术术术 文文文 件件件 优优优 化化化 、布、布、布 局局局 布布布 线线线 电路制造工艺文件电路制造工艺文件电路制造工艺文件 或或或 FPGAFPGAFPGA码流文件码流文件码流文件 有问题有问题有问题有问题有问题有问题有问题有问题有问题没问题没问题没问题没问题没问题没问题没问题没问题没问题没问题没问题没问题为什么要用为什么要用为什么要用为什么要用硬件描述语言来设计？硬件描述语言来设计？硬件描述语言来设计？硬件描述语言来设计？电路的逻辑功能容易理解；电路的逻辑功能容易理解；电路的逻辑功能容易理解；电路的逻辑功能容易理解；便于计算机对逻辑进行分析处理；便于计算机对逻辑进行分析处理；便于计算机

31、对逻辑进行分析处理；便于计算机对逻辑进行分析处理；把逻辑设计与具体电路的实现分成两个独立把逻辑设计与具体电路的实现分成两个独立把逻辑设计与具体电路的实现分成两个独立把逻辑设计与具体电路的实现分成两个独立 的阶段来操作；的阶段来操作；的阶段来操作；的阶段来操作；逻辑设计与实现的工艺无关；逻辑设计与实现的工艺无关；逻辑设计与实现的工艺无关；逻辑设计与实现的工艺无关；逻辑设计的资源积累可以重复利用；逻辑设计的资源积累可以重复利用；逻辑设计的资源积累可以重复利用；逻辑设计的资源积累可以重复利用；可以由多人共同更好更快地设计非常复杂可以由多人共同更好更快地设计非常复杂可以由多人共同更好更快地设计非常复杂

32、可以由多人共同更好更快地设计非常复杂 的逻辑电路（几十万门以上的逻辑系统）。的逻辑电路（几十万门以上的逻辑系统）。的逻辑电路（几十万门以上的逻辑系统）。的逻辑电路（几十万门以上的逻辑系统）。设计复杂数字系统的工具和手段设计复杂数字系统的工具和手段两种硬件描述语言两种硬件描述语言两种硬件描述语言两种硬件描述语言 ：VerilogVerilogVerilogVerilogVHDLVHDLVHDLVHDL有哪几种硬件描述语言？有哪几种硬件描述语言？有哪几种硬件描述语言？有哪几种硬件描述语言？各有什么特点？各有什么特点？各有什么特点？各有什么特点？Verilog HDLVerilog HDL -较多的

33、第三方工具的支持较多的第三方工具的支持较多的第三方工具的支持较多的第三方工具的支持 -语法结构比语法结构比语法结构比语法结构比VHDLVHDL简单简单简单简单 -学习起来比学习起来比学习起来比学习起来比VHDLVHDL容易容易容易容易 -仿真工具比较好使仿真工具比较好使仿真工具比较好使仿真工具比较好使 -测试激励模块容易编写测试激励模块容易编写测试激励模块容易编写测试激励模块容易编写Verilog HDL Verilog HDL Verilog HDL Verilog HDL 的发展历史的发展历史的发展历史的发展历史有哪几种硬件描述语言？有哪几种硬件描述语言？有哪几种硬件描述语言？有哪几种硬件

34、描述语言？各有什么特点？各有什么特点？各有什么特点？各有什么特点？VHDLVHDL -比比比比VerilogHDLVerilogHDL早几年成为早几年成为早几年成为早几年成为I EEEI EEE标准；标准；标准；标准；-语法语法语法语法/结构比较严格，因而编写出的结构比较严格，因而编写出的结构比较严格，因而编写出的结构比较严格，因而编写出的 模块风格模块风格模块风格模块风格比较清晰；比较清晰；比较清晰；比较清晰；-比较适合由较多的设计人员合作完成比较适合由较多的设计人员合作完成比较适合由较多的设计人员合作完成比较适合由较多的设计人员合作完成 的特大型项目（一百万门以上）。的特大型项目（一百万门

35、以上）。的特大型项目（一百万门以上）。的特大型项目（一百万门以上）。两两两两者建模能力的比较者建模能力的比较者建模能力的比较者建模能力的比较VITAL系统级算法级寄存器传输级 逻辑门级开关电路级行为级 的抽象 VerilogHDL 与 VHDL 建 模 能 力 的 比 较SystemVerilog Verilog VHDLVerilog HDLVerilog HDLVerilog HDLVerilog HDL有什么用处？有什么用处？有什么用处？有什么用处？在各种抽象层次上描述数字电路在各种抽象层次上描述数字电路在各种抽象层次上描述数字电路在各种抽象层次上描述数字电路测试各种层次数字电路的行为测

36、试各种层次数字电路的行为测试各种层次数字电路的行为测试各种层次数字电路的行为设计出正确有效的复杂电路结构设计出正确有效的复杂电路结构设计出正确有效的复杂电路结构设计出正确有效的复杂电路结构Verilog HDL Verilog HDL Verilog HDL Verilog HDL 的应用方面的应用方面的应用方面的应用方面ASIC ASIC ASIC 和和和和和和FPGAFPGAFPGA设计师可用它来编写可综合的代设计师可用它来编写可综合的代设计师可用它来编写可综合的代设计师可用它来编写可综合的代设计师可用它来编写可综合的代设计师可用它来编写可综合的代码。码。码。码。码。码。描述系统的结构，做

37、高层次的仿真。描述系统的结构，做高层次的仿真。描述系统的结构，做高层次的仿真。描述系统的结构，做高层次的仿真。描述系统的结构，做高层次的仿真。描述系统的结构，做高层次的仿真。验证工程师编写各种层次的测试模块对具体电验证工程师编写各种层次的测试模块对具体电验证工程师编写各种层次的测试模块对具体电验证工程师编写各种层次的测试模块对具体电验证工程师编写各种层次的测试模块对具体电验证工程师编写各种层次的测试模块对具体电路设计工程师所设计的模块进行全面细致的验路设计工程师所设计的模块进行全面细致的验路设计工程师所设计的模块进行全面细致的验路设计工程师所设计的模块进行全面细致的验路设计工程师所设计的模块进

38、行全面细致的验路设计工程师所设计的模块进行全面细致的验证。证。证。证。证。证。库模型的设计：可以用于描述库模型的设计：可以用于描述库模型的设计：可以用于描述库模型的设计：可以用于描述库模型的设计：可以用于描述库模型的设计：可以用于描述ASIC ASIC ASIC 和和和和和和FPGAFPGAFPGA的的的的的的基本单元（基本单元（基本单元（基本单元（基本单元（基本单元（CellCellCell）部件，也可以描述复杂的宏部件，也可以描述复杂的宏部件，也可以描述复杂的宏部件，也可以描述复杂的宏部件，也可以描述复杂的宏部件，也可以描述复杂的宏单元（单元（单元（单元（单元（单元（Macro CellM

39、acro CellMacro Cell）。）。）。）。）。）。Verilog HDLVerilog HDLVerilog HDLVerilog HDL 的抽象级别的抽象级别的抽象级别的抽象级别 语言本身提供了各种层次抽象的表述，语言本身提供了各种层次抽象的表述，语言本身提供了各种层次抽象的表述，语言本身提供了各种层次抽象的表述，可以用详细程度有很大差别的的多层次可以用详细程度有很大差别的的多层次可以用详细程度有很大差别的的多层次可以用详细程度有很大差别的的多层次模块组合来描述一个电路系统。模块组合来描述一个电路系统。模块组合来描述一个电路系统。模块组合来描述一个电路系统。行为级：技术指标和算法

40、的行为级：技术指标和算法的行为级：技术指标和算法的行为级：技术指标和算法的行为级：技术指标和算法的行为级：技术指标和算法的VerilogVerilogVerilog描述描述描述描述描述描述RTLRTLRTL级：逻辑功能的级：逻辑功能的级：逻辑功能的级：逻辑功能的级：逻辑功能的级：逻辑功能的VerilogVerilogVerilog描述描述描述描述描述描述门级门级门级门级门级门级 ：逻辑结构的：逻辑结构的：逻辑结构的：逻辑结构的：逻辑结构的：逻辑结构的VerilogVerilogVerilog描述描述描述描述描述描述开关级：具体的晶体管物理器件的描述开关级：具体的晶体管物理器件的描述开关级：具体

41、的晶体管物理器件的描述开关级：具体的晶体管物理器件的描述开关级：具体的晶体管物理器件的描述开关级：具体的晶体管物理器件的描述Verilog HDLVerilog HDLVerilog HDLVerilog HDL 的抽象级别的抽象级别的抽象级别的抽象级别 行为级：有关行为和技术指标模块，容易理解；行为级：有关行为和技术指标模块，容易理解；行为级：有关行为和技术指标模块，容易理解；行为级：有关行为和技术指标模块，容易理解；行为级：有关行为和技术指标模块，容易理解；行为级：有关行为和技术指标模块，容易理解；RTLRTLRTLRTLRTLRTL级级级级级级 ：有关逻辑执行步骤的模块，较难理解；：有关

42、逻辑执行步骤的模块，较难理解；：有关逻辑执行步骤的模块，较难理解；：有关逻辑执行步骤的模块，较难理解；：有关逻辑执行步骤的模块，较难理解；：有关逻辑执行步骤的模块，较难理解；门级门级门级门级门级门级 ：有关逻辑部件互相连接的模块。很难理解；：有关逻辑部件互相连接的模块。很难理解；：有关逻辑部件互相连接的模块。很难理解；：有关逻辑部件互相连接的模块。很难理解；：有关逻辑部件互相连接的模块。很难理解；：有关逻辑部件互相连接的模块。很难理解；开关级：有关物理形状和布局参数的模块，非常难开关级：有关物理形状和布局参数的模块，非常难开关级：有关物理形状和布局参数的模块，非常难开关级：有关物理形状和布局参

43、数的模块，非常难开关级：有关物理形状和布局参数的模块，非常难开关级：有关物理形状和布局参数的模块，非常难理解。理解。理解。理解。理解。理解。注解：理解是指对模块整体功能的理解注解：理解是指对模块整体功能的理解注解：理解是指对模块整体功能的理解注解：理解是指对模块整体功能的理解注解：理解是指对模块整体功能的理解注解：理解是指对模块整体功能的理解 抽象级别和综合与仿真的关系抽象级别和综合与仿真的关系抽象级别和综合与仿真的关系抽象级别和综合与仿真的关系行为仿真：行为仿真：行为仿真：行为仿真：行为的验证和验证模块分割的合理性；行为的验证和验证模块分割的合理性；行为的验证和验证模块分割的合理性；行为的验

44、证和验证模块分割的合理性；行为的验证和验证模块分割的合理性；行为的验证和验证模块分割的合理性；前仿真前仿真前仿真前仿真 ：即即即即即即 RTLRTLRTL级仿真，检查有关模块逻辑执级仿真，检查有关模块逻辑执级仿真，检查有关模块逻辑执级仿真，检查有关模块逻辑执级仿真，检查有关模块逻辑执级仿真，检查有关模块逻辑执行步骤是否正确。行步骤是否正确。行步骤是否正确。行步骤是否正确。行步骤是否正确。行步骤是否正确。逻辑综合：逻辑综合：逻辑综合：逻辑综合：把把把把把把RTLRTLRTL级模块或符合综合风格的行为级模块或符合综合风格的行为级模块或符合综合风格的行为级模块或符合综合风格的行为级模块或符合综合风格

45、的行为级模块或符合综合风格的行为模块转换成门级模块转换成门级模块转换成门级模块转换成门级模块转换成门级模块转换成门级 。后仿真：后仿真：后仿真：后仿真：用门级模型做验证，检查由门的互连构用门级模型做验证，检查由门的互连构用门级模型做验证，检查由门的互连构用门级模型做验证，检查由门的互连构用门级模型做验证，检查由门的互连构用门级模型做验证，检查由门的互连构成的逻辑其功能是否正确。成的逻辑其功能是否正确。成的逻辑其功能是否正确。成的逻辑其功能是否正确。成的逻辑其功能是否正确。成的逻辑其功能是否正确。布局布线：布局布线：布局布线：布局布线：在门级模型的基础上加上了布线延时在门级模型的基础上加上了布线

46、延时在门级模型的基础上加上了布线延时在门级模型的基础上加上了布线延时在门级模型的基础上加上了布线延时在门级模型的基础上加上了布线延时布局布线后仿真：布局布线后仿真：布局布线后仿真：布局布线后仿真：与真实的电路最接近的验证。与真实的电路最接近的验证。与真实的电路最接近的验证。与真实的电路最接近的验证。与真实的电路最接近的验证。与真实的电路最接近的验证。简单的简单的简单的简单的VerilogVerilogVerilogVerilog模块的组成模块的组成模块的组成模块的组成 行为级与门级的不同点行为级与门级的不同点行为级与门级的不同点行为级与门级的不同点？综合与模块的关系是什么？综合与模块的关系是什

47、么？综合与模块的关系是什么？综合与模块的关系是什么？行为级和行为级和RTLRTL级级modulemuxtwo(out,a,b,sl);inputa,b,sl;outputout;Regout;always(sloraorb)if(!sl)out=a;elseout=b;endmoduleabslout行为级和行为级和行为级和行为级和RTLRTLRTLRTL级级级级 这个行为的描述并没有说明如果输入这个行为的描述并没有说明如果输入这个行为的描述并没有说明如果输入这个行为的描述并没有说明如果输入这个行为的描述并没有说明如果输入这个行为的描述并没有说明如果输入 a a a 或或或或或或 b b b是

48、三态的（高阻时）输出应该是三态的（高阻时）输出应该是三态的（高阻时）输出应该是三态的（高阻时）输出应该是三态的（高阻时）输出应该是三态的（高阻时）输出应该是什么，但有具体结构的真实电路是是什么，但有具体结构的真实电路是是什么，但有具体结构的真实电路是是什么，但有具体结构的真实电路是是什么，但有具体结构的真实电路是是什么，但有具体结构的真实电路是有一定的输出的。有一定的输出的。有一定的输出的。有一定的输出的。有一定的输出的。有一定的输出的。RTL RTL RTL模块的数据流动必须基于时钟。模块的数据流动必须基于时钟。模块的数据流动必须基于时钟。模块的数据流动必须基于时钟。模块的数据流动必须基于时

49、钟。模块的数据流动必须基于时钟。RTLRTLRTL模块在每个时钟的沿时刻，其变模块在每个时钟的沿时刻，其变模块在每个时钟的沿时刻，其变模块在每个时钟的沿时刻，其变模块在每个时钟的沿时刻，其变模块在每个时钟的沿时刻，其变量的值必定是精确的。量的值必定是精确的。量的值必定是精确的。量的值必定是精确的。量的值必定是精确的。量的值必定是精确的。RTL RTL RTL模块是可综合的，它是行为模块模块是可综合的，它是行为模块模块是可综合的，它是行为模块模块是可综合的，它是行为模块模块是可综合的，它是行为模块模块是可综合的，它是行为模块的一个子集合。的一个子集合。的一个子集合。的一个子集合。的一个子集合。的

50、一个子集合。aabbsslloouutt门结构级门结构级门结构级门结构级modulemumodulemumodulemuxx xtwotwotwo(oo out,ut,ut,a,b,a,b,a,b,ss sll l);););inputinputinputa,a,a,b,sl;b,sl;b,sl;outputoutputoutputoo oututut;notu1notu1notu1（ns1ns1ns1，slsl sl）；）；）；and#1u2and#1u2and#1u2（selaselasela，aa a，nslnslnsl）；）；）；and#1u3and#1u3and#1u3（selbse