[精选]第4章微机总线技术与总线标准7069.pptx

《[精选]第4章微机总线技术与总线标准7069.pptx》由会员分享，可在线阅读，更多相关《[精选]第4章微机总线技术与总线标准7069.pptx（96页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院第第4 4章章 总线技术与总线标准总线技术与总线标准4学时学时1林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计第第4 4章章 总线技术与总线标准（总线技术与总线标准（4 4课时）课时）4.1 总线技术总线技术（掌握）（掌握）总线技术概述总线技术概述总线仲裁总线仲裁总线操作与时序总线操作与时序4.2 总线标准总线标准（理解）（理解）片内片内AMBA总线总线PCI系统总线系统总线异步串

2、行通信总线异步串行通信总线2林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计4.1 总线技术n总线是计算机系统中的总线是计算机系统中的信息传输通道信息传输通道，由系统中，由系统中各个部件所共享各个部件所共享。总线的特点在于总线的特点在于公用性，公用性，总线总线由多条通信线路（线缆）组成由多条通信线路（线缆）组成n计算机系统通常包含计算机系统通常包含不同种类的总线不同种类的总线，在不同层，在不同层次上为计算机组件之间提供通信通路次上为计算机组件之间提供通信通路n采用总线的原因采用总线的原因:u非总线结构的非

3、总线结构的N个设备的互联线组数为个设备的互联线组数为N*(N-1)/2u非总线结构的非总线结构的M发发N收设备间的互联线组数为收设备间的互联线组数为M*Nn采采用总线的优势用总线的优势u减少部件间连线的数量减少部件间连线的数量u扩展性好，便于构建系统扩展性好，便于构建系统u便于产品更新换代便于产品更新换代3林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线要素总线要素n线路介质线路介质u种类：种类：有线（电缆、光缆）、无线（电磁波）有线（电缆、光缆）、无线（电磁波）u特性特性 原始数据传输率原始数据传输

4、率 带宽带宽 对噪声的敏感性：对噪声的敏感性：内部或外部干扰内部或外部干扰 对失真的敏感性：对失真的敏感性：信号和传输介质之间的互相作用引起信号和传输介质之间的互相作用引起 对衰减的敏感性：对衰减的敏感性：信号通过传输介质时的功率损耗信号通过传输介质时的功率损耗n总线协议总线协议总线信号：总线信号：有效电平、传输方向有效电平、传输方向/速率速率/格式等格式等电气性能电气性能机械性能机械性能总线时序：总线时序：规定通信双方的联络方式规定通信双方的联络方式总线仲裁：总线仲裁：规定解决总线冲突的方式规定解决总线冲突的方式 如接口尺寸、形状等如接口尺寸、形状等其它：其它：如差错控制等如差错控制等4林水

5、生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线协议组件总线协议组件5林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线分类总线分类按按所处位置所处位置(数据传送范围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）非通用总线非通用总线（与具体芯（与具体芯片有关）片有关）通用标准总

6、线通用标准总线地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步6林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计外部总线、外部总线、(系统系统)外总线外总线如并口、串口如并口、串口系统总线、系统总线、(系统系统)内总线内总线如如ISAISA、PCIPCI片片(间间)总线总线三总线形式三总线形式片内总线片内总线单总线形式单总线形式计算机系统的四层总线结构

7、运算器运算器寄存器寄存器控控制制器器CPU存储存储芯片芯片I/O芯片芯片主板主板扩展扩展接口板接口板扩展扩展接口板接口板计算机系统计算机系统其其 他他 计算机计算机系系 统统其其 他他仪仪 器器系系 统统7林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线的组织形式总线的组织形式n组织形式：单总线、双总线，多级总线组织形式：单总线、双总线，多级总线n单总线单总线u特征：存储器和特征：存储器和I/O分时使用分时使用同一总线同一总线u优点：结构简单，成本低廉，易于扩充优点：结构简单，成本低廉，易于扩充u缺点

8、：带宽有限，传输率不高（可能造成物理缺点：带宽有限，传输率不高（可能造成物理长度过长）长度过长）8林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计双总线双总线n特征：存储总线特征：存储总线+I/O总线总线n优点：提高了优点：提高了总线带宽和数据传输速率总线带宽和数据传输速率，克服，克服单总线共享的限制，以及存储单总线共享的限制，以及存储/IO访问速度不访问速度不一致而对总线的要求也不同的矛盾一致而对总线的要求也不同的矛盾n缺点：缺点：CPU繁忙繁忙9林水生2013电子科技大学电子科技大学通信与信息工程学院

9、通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计多级总线多级总线n特征：高速外设和低速外设分开使用不同的总线特征：高速外设和低速外设分开使用不同的总线n优点：高效，进一步提高系统的传输带宽和数据优点：高效，进一步提高系统的传输带宽和数据传输速率传输速率n缺点：复杂缺点：复杂10林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计微机的典型多级总线结构微机的典型多级总线结构存储存储总线总线高速高速IO总线总线低速低速IO总线总线11林水生2013电子科技大学电子科技大学通信与信

10、息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计12林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计微机系统中的内总线（插板级总线）13林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计微机系统中的外总线（通信总线）14林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线分类总线分类按按

11、所处位置所处位置(数据传送范围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）非通用总线非通用总线（与具体芯（与具体芯片有关）片有关）通用标准总线通用标准总线地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步15林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入

12、式系统设计微处理器系统结构与嵌入式系统设计三总线MPURAMROMI/O接口接口外设外设ABDBCB哈佛体系结构哈佛体系结构DSP程序程序数据数据I/O接口接口外设外设程序地址程序地址数据读地址数据读地址数据写地址数据写地址程序读总线程序读总线数据读总线数据读总线程序程序/数据写数据写数据数据程序程序冯冯诺依曼诺依曼体系结构体系结构16林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计典型的控制信号典型的控制信号n总线的控制信号总线的控制信号u存储器写信号存储器写信号u存储器读信号存储器读信号uI/O写信号

13、写信号uI/O读信号读信号u总线请求信号总线请求信号u总线授予信号总线授予信号u中断请求信号中断请求信号u中断应答信号中断应答信号u时钟信号时钟信号u复位信号复位信号17林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线隔离与驱动总线隔离与驱动n不操作时把功能部件与总线隔离不操作时把功能部件与总线隔离u同一时刻只能有一个部件发送数据到总线上同一时刻只能有一个部件发送数据到总线上n提供驱动能力提供驱动能力u数据发送方必须提供足够的电流以驱动多个部数据发送方必须提供足够的电流以驱动多个部件件n提供锁存能力提

14、供锁存能力u具有信息缓存和信息分离能力具有信息缓存和信息分离能力18林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线电路中常用器件总线电路中常用器件n三态总线驱动器三态总线驱动器u驱动、隔离驱动、隔离u单向、双向单向、双向A A0 0B B0 082868286OEOET TA A1 1A A2 2A A3 3A A5 5A A4 4A A6 6A A7 7B B1 1B B2 2B B3 3B B5 5B B4 4B B6 6B B7 719林水生2013电子科技大学电子科技大学通信与信息工程学院通

15、信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计锁存器锁存器n信息缓存（有时也具有驱动能力）信息缓存（有时也具有驱动能力）n信息分离（地址与数据分离）信息分离（地址与数据分离）STBSTBDI0DI0DI1DI1直通直通直通直通保持保持保持保持高阻高阻高阻高阻DO0DO0DO1DO1DODO0 0DODO1 1DODO2 2DODO3 3DODO4 4DODO5 5DODO6 6DODO7 7STBSTBV VCCCC828282821 12 23 34 45 56 67 78 89 910102020191918181717161615151414131312

16、121111DIDI1 1DIDI2 2DIDI3 3DIDI4 4DIDI5 5DIDI6 6DIDI7 7OEOEGNDGNDDIDI0 0OEOE20林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计微机系统的三总线结构微机系统的三总线结构21林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计最最小小模模式式总总线线连连接接22林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结

17、构与嵌入式系统设计微处理器系统结构与嵌入式系统设计 M/IO高高M低低IOCLKT1T2T3T4A150ALEA19A16/S6S3S6 S3A19A16AD15AD0 A15 0D15 0CPUCPU读存储器读存储器/IO/IO的时序图的时序图RDDT/RDEN23林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计 M/IO高高M低低IOCLKT1T2T3T4A150ALEA19A16/S6S3S6 S3A19A16AD15AD0 A15 0D15 0CPUCPU读存储器读存储器/IO/IO的时序图的时序

18、图RDDT/RDEN24林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计微机系统三总线微机系统三总线地地5V读写读写控制控制读写读写控制控制读写读写控制控制CSH奇地址存奇地址存储体储体8284时钟时钟发生器发生器RESETREADYCBD7 D0D15 D8DBCSL偶地址存偶地址存储体储体CSI/O接口接口ABA0A1 A19BHE STB OE8282锁存器锁存器CPUMN/MX INTA RD CLK WRREADY M/IORESETALEBHE A19-A16 AD15-AD0DEN DT/R

19、 TOE 8286 收发器收发器AD15AD025林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计单单CPUCPU系统系统80868086读操作读操作总线周期时序总线周期时序26林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计单单CPUCPU系统系统80868086写操作写操作总线周期时序总线周期时序27林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器

20、系统结构与嵌入式系统设计28比较读比较读/写区别写区别?林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线的性能指标总线的性能指标 n总线总线时钟频率时钟频率：总线上的时钟信号频率：总线上的时钟信号频率n总线宽度总线宽度：数据线、地址线宽度：数据线、地址线宽度n总线速率总线速率：总线每秒所能传输数据的最大次数。：总线每秒所能传输数据的最大次数。u总线速率总线速率=总线时钟频率总线时钟频率/总线周期数总线周期数u总线周期数总线周期数：总线传送一次数据所需的时钟周期数：总线传送一次数据所需的时钟周期数有些几

21、个周期才能传输有些几个周期才能传输1 1个数据个数据n总线带宽总线带宽：总线每秒传输的字节数：总线每秒传输的字节数n同步方式同步方式n总线负载能力总线负载能力29林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线宽度总线宽度n总线宽度：笼统地说，就是总线所设置的总线宽度：笼统地说，就是总线所设置的通信线路（线缆）的数目通信线路（线缆）的数目。具体地说，就。具体地说，就是总线内设置用于传送是总线内设置用于传送数据信号的数目数据信号的数目为为数据总线宽度，用于传输数据总线宽度，用于传输地址信号的数目地址信号

22、的数目为地址总线宽度，如为地址总线宽度，如8位、位、16位、位、32位、位、64位等位等n数据总线宽度数据总线宽度在很大程度上决定了计算机在很大程度上决定了计算机总线的性能总线的性能n地址总线宽度地址总线宽度则决定了系统的寻址能力则决定了系统的寻址能力30林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线带宽总线带宽n总线带宽总线带宽(bus band width)表示单位时间表示单位时间内总线能传送的最大数据量（内总线能传送的最大数据量（bps/Bps）n用用“总线速率总线速率总线位宽总线位宽/8=时

23、钟频率时钟频率总线总线位宽位宽/(8总线周期数总线周期数)”表示表示u总线位宽：总线位宽：数据信号线的数目，同一时刻传数据信号线的数目，同一时刻传输的数据位数输的数据位数总线复用；成本、串扰；总线复用；成本、串扰；u时钟频率时钟频率总线偏离（总线偏离（skewskew）、兼容性）、兼容性31林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计例例nCPU的前端总线的前端总线(FSB)频率为频率为400MHz或或800MHz，总线周期数为，总线周期数为1/4(即即1个时钟周个时钟周期传送期传送4次数据次数据)，

24、位宽为，位宽为64bitu则则FSB的带宽为的带宽为40064/(81/4)=1.28GB/su或或80064/(81/4)=2.56GB/snPCI总线的频率为总线的频率为33.3MHz，位宽为，位宽为32位或位或64位，总线周期数为位，总线周期数为1u则则PCI总线的带宽为：总线的带宽为：33.332/8=133MB/su或或33.364/8=266MB/s32林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计4.1.2 4.1.2 总线仲裁总线仲裁n总线仲裁总线仲裁(arbitration)也称为总线

25、判决，根据连接到总线也称为总线判决，根据连接到总线上的各功能模块所承担任务的轻重缓急，预先或动态地赋上的各功能模块所承担任务的轻重缓急，预先或动态地赋予它们不同的使用总线的优先级，当有予它们不同的使用总线的优先级，当有多个模块同时请求多个模块同时请求使用总线使用总线时，总线仲裁电路选出当前优先级最高的那个，时，总线仲裁电路选出当前优先级最高的那个，并赋予总线控制权并赋予总线控制权n其目的是合理地控制和管理系统中其目的是合理地控制和管理系统中多个主设备的总线请求多个主设备的总线请求，以避免总线冲突以避免总线冲突n分布式分布式(对等式对等式)仲裁仲裁u控制逻辑分散在连接于总线上的各个部件或设备中控

26、制逻辑分散在连接于总线上的各个部件或设备中u协议复杂且昂贵，效率高协议复杂且昂贵，效率高n集中式集中式(主从式主从式)仲裁仲裁u采用专门的控制器或仲裁器采用专门的控制器或仲裁器u总线控制器或仲裁器可以是独立的模块或集成在总线控制器或仲裁器可以是独立的模块或集成在CPU中中u协议简单而有效，但总体系统性能较低协议简单而有效，但总体系统性能较低33林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计特点：各主控模块共用特点：各主控模块共用请求信号线和忙信号线请求信号线和忙信号线，其优先级别由其，其优先级别由其在链

27、式允许信号线上的位置决定；在链式允许信号线上的位置决定；优点：具有较好的灵活性和可扩充性；优点：具有较好的灵活性和可扩充性；缺点：主控模块数目缺点：主控模块数目较多较多时，总线请求响应的时，总线请求响应的速度较慢速度较慢；菊花链（串行）总线仲裁菊花链（串行）总线仲裁主控主控模块模块1主控主控 模块模块2主控模主控模块块N允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器34林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计三线菊花链三线菊花链仲裁原理仲裁原理n任一主控器任一主控器Ci发出总线请求发出总线请

28、求时，时，使使BR1n任一主控器任一主控器Ci占用总线占用总线，使，使BB1，禁止，禁止BG输出输出n主控器主控器Ci没发请求没发请求(BRi=0)，却收到，却收到BG(BGINil)，则将，则将BG向后传递向后传递(BGOUTil)n当当BR1，BB0时，仲裁器发出时，仲裁器发出BG信号。此时，信号。此时，BG1，如果仲裁器本身也是一个主控器，如微，如果仲裁器本身也是一个主控器，如微处理器，则在发出处理器，则在发出BG之前之前BB0时，它可以占用时，它可以占用一个或几个总线周期一个或几个总线周期n若若Ci同时满足同时满足：本地请求：本地请求(BRi=1)；BB=0；检测到检测到BGINi端出

29、现了上升沿。端出现了上升沿。接管总线接管总线。nCi接管总线后接管总线后，BG信号不再后传信号不再后传，即即BGOUTi0 35主控模主控模块块1主控主控 模模块块2主控模主控模块块N允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计各主控器有各主控器有各主控器有各主控器有独立的独立的独立的独立的总线请求总线请求BRBR、总线允许总线允许BGBG，互不影响，互不影响，互不影响，互不影响总线仲裁器总线仲裁器总线仲裁器总线仲裁器直接识别直接识别直接识别直接识别

30、所有设备的请求，并向选中的设备所有设备的请求，并向选中的设备所有设备的请求，并向选中的设备所有设备的请求，并向选中的设备CiCi发发发发BGiBGi特点：各主控模块有独立的请求信号线和允许信号线，其优先特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定；级别由总线仲裁器内部模块判定；优点：总线请求响应的速度快；优点：总线请求响应的速度快；缺点：扩充性较差；缺点：扩充性较差；并行仲裁并行仲裁总线仲裁器总线仲裁器C1C2Cn总线总线BR1BG1BR2BG2BRnBGnBBBCLK（总线时钟）（总线时钟）36林水生2013电子科技大学电子科技大学通信与信息工程学院通信

31、与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计串并行二维仲裁串并行二维仲裁从下一设备主模块主模块1主模块主模块2主模块主模块3允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器主模块主模块4到下一设备综合了前两种仲裁方式的优点和缺点综合了前两种仲裁方式的优点和缺点37林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计分布式总线仲裁方式分布式总线仲裁方式n总线上各个设备都有总线仲裁模块总线上各个设备都有总线仲裁模块n当任何一个设备申请总线，置当任何一个设备申请总线，置“总线忙

32、总线忙”状态，状态，以阻止其他设备同时请求以阻止其他设备同时请求IN OUT主设备1IN OUT主设备2IN OUT主设备3IN OUT主设备4IN OUT主设备5总线请求总线忙+5V仲裁线总线38林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计4.1.3 4.1.3 总线操作与时序总线操作与时序n总线操作总线操作：计算机系统中，通过总线进行信息交：计算机系统中，通过总线进行信息交换的过程称为总线操作换的过程称为总线操作n总线周期总线周期：总线设备完成一次完整信息交换的时：总线设备完成一次完整信息交换的时

33、间间u读读/写存储器周期写存储器周期u读读/写写IO口周期口周期uDMA周期周期u中断周期中断周期n多主控制器多主控制器系统，总线操作周期一般分为系统，总线操作周期一般分为四个阶四个阶段段u总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段段n单个主控制器单个主控制器系统，则只需要寻址和传数两个阶系统，则只需要寻址和传数两个阶段段39林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线主控制器的作用总线主控制器的作用n总线系统的资源分配与管理总线系统的资源分配与

34、管理n提供总线定时信号脉冲提供总线定时信号脉冲n负责总线使用权的仲裁负责总线使用权的仲裁n不同总线协议的转换和不同总线间数据传不同总线协议的转换和不同总线间数据传输的缓冲输的缓冲40林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线时序总线时序n总线时序总线时序是指总线事件的协调方式，以实是指总线事件的协调方式，以实现可靠的寻址和数据传送现可靠的寻址和数据传送n总线时序类型总线时序类型u同步同步：所有设备都采用一个统一的时钟信号来：所有设备都采用一个统一的时钟信号来协调收发双方的定时关系协调收发双方的定

35、时关系u异步异步：依靠传送双方互相制约的握手：依靠传送双方互相制约的握手(handshake)信号来实现定时控制信号来实现定时控制u半同步半同步：具有同步总线的高速度和异步总线的：具有同步总线的高速度和异步总线的适应性适应性41林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计同步并行总线时序同步并行总线时序n特点特点u系统使用系统使用同一时钟信号同一时钟信号控制各模块完成数据传输控制各模块完成数据传输u一般一般一次读写操作可在一个时钟周期内完成，时钟前、一次读写操作可在一个时钟周期内完成，时钟前、后沿分别

36、指明总线操作周期的开始和结束后沿分别指明总线操作周期的开始和结束u地址、数据及读地址、数据及读/写等控制信号可在时钟沿处改变写等控制信号可在时钟沿处改变n优点：优点：电路设计简单，总线带宽大，数据传输速电路设计简单，总线带宽大，数据传输速率快率快n缺点：缺点：时钟以最慢速设备为准，高速设备性能将时钟以最慢速设备为准，高速设备性能将受到影响受到影响同步时钟地址信号数据信号控制信号延时延时42林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计异步并行总线时序异步并行总线时序n特点：系统中可以特点：系统中可以没有

37、统一的时钟源没有统一的时钟源，模块之间，模块之间依靠各种联络（握手）信号进行通信，以确定下依靠各种联络（握手）信号进行通信，以确定下一步的动作一步的动作n优点：优点：全互锁方式可靠性高，适应性强全互锁方式可靠性高，适应性强n缺点：缺点：控制复杂，交互的联络过程会影响系统工控制复杂，交互的联络过程会影响系统工作速度作速度地址信号地址信号数据信号数据信号主设备主设备联络信号联络信号从设备从设备联络信号联络信号 准备好接收准备好接收（M发送地址信号）发送地址信号）已收到数据已收到数据（M撤销地址信号）撤销地址信号）完成一次传送完成一次传送（S撤销数据信号）撤销数据信号）已送出数据已送出数据（S发送数

38、据信号）发送数据信号）43林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计半同步并行总线时序半同步并行总线时序n特点：同时使用主模块的特点：同时使用主模块的时钟信号和从模块的和从模块的联络信号n优点：优点：兼有同步总线的速度和异步总线的可靠性与适应性兼有同步总线的速度和异步总线的可靠性与适应性Ready信号可作信号可作为慢速设为慢速设备的异步备的异步联络信号联络信号CLK信号信号作为快速作为快速设备的同设备的同步时钟信步时钟信号号44林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学

39、院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计4.2 4.2 总线标准总线标准n总线标准包括：总线标准包括：u逻辑规范：逻辑信号电平逻辑规范：逻辑信号电平u时序规范时序规范u电气规范电气规范u机械规范机械规范u通信协议通信协议45林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计4.2.1 SoC4.2.1 SoC的片内总线的片内总线n片上总线特点片上总线特点u简单高效简单高效结构简单：占用较少的逻辑单元结构简单：占用较少的逻辑单元时序简单：提供较高的速度时序简单：提供较高的速度接口简单

40、：降低接口简单：降低IP核连接的复杂性核连接的复杂性u灵活，具有可复用性灵活，具有可复用性地址地址/数据宽度数据宽度可变、可变、互联结构互联结构可变、可变、仲裁机制仲裁机制可变可变u功耗低功耗低信号尽量不变、信号尽量不变、单向信号线单向信号线功耗低、时序简单功耗低、时序简单n片内总线标准片内总线标准uARM的的AMBA、IBM的的CoreConnectuSilicore的的Wishbone、Altera的的Avalon46林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计ARMARM的的AMBA:AMBA:

41、Advanced Microcontroller Bus ArchitectureAdvanced Microcontroller Bus Architecturen先进先进高性能总线高性能总线AHB（Advanced High-performance Bus）u适用于高性能和高吞吐设备之间的连接，如适用于高性能和高吞吐设备之间的连接，如CPU、片上片上存储器、存储器、DMA设备、设备、DSP等等n先进先进系统总线系统总线ASB（Advanced System Bus）u适用于高性能系统模块。与适用于高性能系统模块。与AHB的主要不同是读写数据的主要不同是读写数据采用了一条双向数据总线采用了一

42、条双向数据总线n先进先进外设总线外设总线APB（Advanced Peripheral Bus）u适用于低功耗外部设备，经优化减少了功耗和接口复杂适用于低功耗外部设备，经优化减少了功耗和接口复杂度度u适合较复杂的应用，需要遵守较简单的操作协议；拥有适合较复杂的应用，需要遵守较简单的操作协议；拥有众多的第三方支持众多的第三方支持47林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计AMBAAMBA总线总线48林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统

43、设计微处理器系统结构与嵌入式系统设计AMBA2.0AMBA2.0总线结构图总线结构图高性能高性能ARM核核高性能片上高性能片上RAM高性能高性能DMAC核核高带宽片外存储器高带宽片外存储器接口接口桥桥键盘键盘UARTTimerPIOAHB or ASBAPB49林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计IBMIBM CoreConnect CoreConnectn处理器处理器局部总线局部总线PLB（Processor Local Bus）u高带宽、低延迟、高性能高带宽、低延迟、高性能u连接高速连接高

44、速CPU核、高速核、高速MEM控制器、高速控制器、高速DMAC等高等高性能设备性能设备n片内的片内的外设总线外设总线OPB（On-chip Peripheral Bus）u连接低性能设备，减少其对连接低性能设备，减少其对PLB的性能影响的性能影响u通过通过OPB桥实现桥实现PLB主设备和主设备和OPB从设备的数据传输从设备的数据传输n设备设备控制寄存器总线控制寄存器总线DCR（Device Control Register）u用于配置用于配置PLB设备和设备和OPB设备的状态寄存器和控制寄设备的状态寄存器和控制寄存器存器u减轻减轻PLB总线在低性能状态下的负荷总线在低性能状态下的负荷n方案完整

45、，但一般用于高性能系统设计中（如工方案完整，但一般用于高性能系统设计中（如工作站），不太适合简单的嵌入式系统应用作站），不太适合简单的嵌入式系统应用50林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计CoreConnectCoreConnect总线结构框图总线结构框图Embedded System高性能高性能CPU核核高速高速存储器存储器仲裁仲裁DMAC核核外部总线结构外部总线结构接口接口OPB 桥桥KeyboardUARTTimerPIOPLBOPBDCR51林水生2013电子科技大学电子科技大学通信与

46、信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计SilicoreSilicore的的WishboneWishbonen定义了一条高速总线的定义了一条高速总线的信号和总线周期信号和总线周期。在复杂系统中可采用两条在复杂系统中可采用两条Wishbone总线分总线分别连接高速和低速设备，两条总线之间的别连接高速和低速设备，两条总线之间的接口简单接口简单n提供了提供了4种互连方式种互连方式：两个：两个IP核的点到点连核的点到点连接；多个串行接；多个串行IP核的数据流连接；多个核的数据流连接；多个IP核核的共享总线连接、高吞吐量的交叉开关的共享总线连接、高吞

47、吐量的交叉开关n完全免费，开发性强；结构简单、互连灵完全免费，开发性强；结构简单、互连灵活；通常应用于简单的嵌入式控制器和一活；通常应用于简单的嵌入式控制器和一些高速系统中，但对高性能系统的支持不些高速系统中，但对高性能系统的支持不够够52林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计AlteraAltera的的AvalonAvalonn主要用于主要用于Altera公司的公司的NIOS软核软核系统中实系统中实现现SOPCn规定了规定了主设备和从设备主设备和从设备之间进行连接的端之间进行连接的端口和通信时

48、序，配置简单，可由口和通信时序，配置简单，可由EDA工具工具（SOPC Builder）快速生成）快速生成n采用采用从设备仲裁从设备仲裁技术，允许多个主设备真技术，允许多个主设备真正同步操作，优化了数据流，提高了系正同步操作，优化了数据流，提高了系统统的吞吐量的吞吐量53林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计AvalonAvalon的交换式总线结构的交换式总线结构54林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式

49、系统设计AMBAAMBA总线 nAMBA总线规范是由范是由ARM公司推出的一种用于高性能嵌入公司推出的一种用于高性能嵌入式微式微处理器理器设计的片上的片上总线标准，由于准，由于AMBA总线的开放的开放性和其本身的高性能，以及由于性和其本身的高性能，以及由于ARM处理器的广泛理器的广泛应用，用，AMBA已成已成为SOC设计中使用最广泛的中使用最广泛的总线标准。准。n目前目前AMBA 总线规范的版本范的版本为3.0，它定，它定义了三了三组不同的不同的总线：AMBA高性能高性能总线AHB，AMBA高性能系高性能系统总线ASB和和AMBA 高性能外高性能外设总线APB。nAHB作作为高性能的系高性能的

50、系统中枢中枢总线驱动速度速度较快的快的设备，支，支持突持突发模式的数据模式的数据传送和事送和事务分隔，并支持流水分隔，并支持流水线操作。操作。nAPB则是作是作为传送速度送速度较低的外低的外围设备总线，驱动速度速度较慢的慢的设备。55林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计ARM处 理理器核器核宽带片上片上RAMDMA控控 制制器器宽带外部外部RAM接口接口桥UART PIO定定 时器器键盘控控制器制器AHB或或ASB总线APB总线AHB的特性的特性：单个个时钟边沿操作；沿操作；非三非三态的的实现