[精选]第一章集成电路制造工艺9621.pptx

《[精选]第一章集成电路制造工艺9621.pptx》由会员分享，可在线阅读，更多相关《[精选]第一章集成电路制造工艺9621.pptx（42页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理第一章第一章 集成电路制造工艺集成电路制造工艺 集成电路（集成电路（ICIntegrated Circuit）制造工艺是集成电路实制造工艺是集成电路实现的途径，也是集成电路设计的基现的途径，也是集成电路设计的基础。础。1微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理集成电路制造工艺分类集成电路制造工艺分类1.双极型工艺（双极型工艺（bipolar）2.MOS工艺工艺3.BiMOS工艺工艺2微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1-1 双极型集成电路工艺双极型集成电路工艺(P15)3微电子教研中心微电

2、子教研中心集成电路设计原理集成电路设计原理 思考题思考题1.与分立器件工艺有什么不同？与分立器件工艺有什么不同？2.需要几块光刻掩膜版需要几块光刻掩膜版(mask)?3.每块掩膜版的作用是什么？每块掩膜版的作用是什么？4.器件之间是如何隔离的？器件之间是如何隔离的？5.器件的电极是如何引出的？器件的电极是如何引出的？4微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.1.1典型典型PN结隔离工艺流程结隔离工艺流程P-Sub衬底准备（衬底准备（P型）型）光刻光刻n+埋层区埋层区氧化氧化n+埋层扩散埋层扩散清洁表面清洁表面5微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理

3、P-Sub1.1.1典型典型PN结隔离工艺流程结隔离工艺流程（续（续1）生长生长n-外延外延 隔离氧化隔离氧化 光刻光刻p+隔离区隔离区p+隔离扩散隔离扩散 p+隔离推进、氧化隔离推进、氧化N+N+N-N-6微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.1.1典型典型PN结隔离工艺流程结隔离工艺流程（续（续2）光刻硼扩散区光刻硼扩散区P-SubN+N+N-N-P+P+P+硼扩散硼扩散 氧化氧化7微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.1.1典型典型PN结隔离工艺流程结隔离工艺流程（续（续3）光刻磷扩散区光刻磷扩散区磷扩散磷扩散氧化氧化P-SubN+N+

4、N-N-P+P+P+PP8微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.1.1典型典型PN结隔离工艺流程结隔离工艺流程（续（续4）光刻引线孔光刻引线孔清洁表面清洁表面P-SubN+N+N-N-P+P+P+PP9微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.1.1典型典型PN结隔离工艺流程结隔离工艺流程（续（续5）蒸镀金属蒸镀金属反刻金属反刻金属P-SubN+N+N-N-P+P+P+PP10微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.1.1典型典型PN结隔离工艺流程结隔离工艺流程（续（续6）钝化钝化P-SubN+N+N-N-P+P+P+PP

5、光刻钝化窗口光刻钝化窗口后工序后工序11微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.1.2典型典型PN结隔离工艺结隔离工艺 光刻掩膜版汇总光刻掩膜版汇总埋层区埋层区隔离墙隔离墙硼扩区硼扩区磷扩区磷扩区 引线孔引线孔金属连线金属连线钝化窗口钝化窗口GND Vi Vo VDDTR12微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.1.3 外延层电极的引出外延层电极的引出欧姆接触电极：欧姆接触电极：金属与参杂浓度较低的外延金属与参杂浓度较低的外延层相接触易形成整流接触层相接触易形成整流接触（金半接触势垒二极管）（金半接触势垒二极管）。因此，。因此，外延层电极引出处

6、应增加浓扩散。外延层电极引出处应增加浓扩散。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB13微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.1.4 埋层的作用埋层的作用1.减小串联电阻减小串联电阻（集成电路中的各个电极均从（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。上表面引出，外延层电阻率较大且路径较长。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB2.减小寄生减小寄生pnp晶体管的影响晶体管

7、的影响（第二章介绍）（第二章介绍）14微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.1.5 隔离的实现隔离的实现1.P+隔离扩散要扩穿外延层，与隔离扩散要扩穿外延层，与p型衬底连型衬底连通。通。因此，将因此，将n型外延层分割成若干个型外延层分割成若干个“岛岛”。2.P+隔离接电路最低电位，隔离接电路最低电位，使使“岛岛”与与“岛岛”之间形成两个背靠背的反偏二极管。之间形成两个背靠背的反偏二极管。N+N+N-epiPN-epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiSiO2P+P+P+SiO2N-epi

8、PPN+N+N+N+CECEBB钝化层钝化层15微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.1.6 其它双极型集成电路工艺简介其它双极型集成电路工艺简介对通隔离：对通隔离：减小隔离所占面积减小隔离所占面积泡发射区：泡发射区：减小发射区面积减小发射区面积磷穿透扩散：磷穿透扩散：减小串联电阻减小串联电阻离子注入：离子注入：精确控制参杂浓度和结深精确控制参杂浓度和结深介质隔离：介质隔离：减小漏电流减小漏电流光刻胶光刻胶BP-SubN+埋层埋层SiO2P+P+P+PPN+N+N+N+CECEBB16微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.1.7 习题习题P1

9、4:1.1 工艺流程及光刻掩膜版的作用工艺流程及光刻掩膜版的作用 1.3（1）识版图识版图 1.5 集成度与工艺水平的关系集成度与工艺水平的关系 1.6 工作电压与材料的关系工作电压与材料的关系17微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2 MOS集成电路集成电路工艺工艺(P511)18微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理 思考题思考题1.需要几块光刻掩膜版？各自的作用是什么？需要几块光刻掩膜版？各自的作用是什么？2.什么是局部氧化（什么是局部氧化（LOCOS)？（Local Oxidation of Silicon)3.什么是硅栅自对准什么是硅

10、栅自对准(Self Aligned)？4.N阱的作用是什么？阱的作用是什么？5.NMOS和和PMOS的源漏如何形成的？的源漏如何形成的？6.衬底电极如何向外引接？衬底电极如何向外引接？19微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2.1 N阱硅栅阱硅栅CMOS工艺工艺主要流程主要流程 （参考参考P阱硅栅阱硅栅CMOS工艺工艺流程）流程）1.1.衬底准备衬底准备P P+/P/P外延片外延片P P型单晶片型单晶片20微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理P-Sub1.2.1 N阱硅栅阱硅栅CMOS工艺工艺主要流程（续）主要流程（续）2.氧化、光刻氧化、光

11、刻N-阱阱(nwell)21微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2.1 N阱硅栅阱硅栅CMOS工艺工艺主要流程（续）主要流程（续）3.N-阱注入，阱注入，N-阱推进，退火，清洁表面阱推进，退火，清洁表面N阱P-Sub22微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理P-SubN阱1.2.1 N阱硅栅阱硅栅CMOS工艺工艺主要流程（续）主要流程（续）4.长薄氧、长氮化硅、光刻场区长薄氧、长氮化硅、光刻场区(active反反版版)23微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理P-Sub1.2.1 N阱硅栅阱硅栅CMOS工艺工艺主要流程（续

12、）主要流程（续）5.场区氧化（场区氧化（LOCOS）,清洁表面清洁表面(之前可做之前可做N管场区注入和管场区注入和P管场区注入，提高场管场区注入，提高场开启；改善衬底和阱的接触，减少闩锁效应）开启；改善衬底和阱的接触，减少闩锁效应）24微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理P-Sub1.2.1 N阱硅栅阱硅栅CMOS工艺工艺主要流程（续）主要流程（续）6.栅氧化栅氧化,淀积多晶硅，多晶硅淀积多晶硅，多晶硅N+掺杂，反掺杂，反刻多晶刻多晶（polysiliconpoly)（之前可作开启电压调整注（之前可作开启电压调整注入）入）25微电子教研中心微电子教研中心集成电路设计原理

13、集成电路设计原理1.2.1 N阱硅栅阱硅栅CMOS工艺工艺主要流程（续）主要流程（续）7.P+active注入注入（Pplus）（硅栅自对准）硅栅自对准）P-SubP-SubP-Sub26微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2.1 N阱硅栅阱硅栅CMOS工艺工艺主要流程（续）主要流程（续）8.N+active注入注入（Nplus Pplus的反版）的反版）（硅栅自对准）硅栅自对准）P-SubP-SubP-Sub27微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2.1 N阱硅栅阱硅栅CMOS工艺工艺主要流程（续）主要流程（续）9.淀积淀积BPSG，光

14、刻接触孔，光刻接触孔(contact)，回回流流P-SubP-Sub28微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2.1 N阱硅栅阱硅栅CMOS工艺工艺主要流程（续）主要流程（续）10.蒸镀金属蒸镀金属1，反刻金属，反刻金属1（metal1)P-Sub29微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2.1 N阱硅栅阱硅栅CMOS工艺工艺主要流程（续）主要流程（续）11.绝缘介质淀积，平整化，光刻通孔绝缘介质淀积，平整化，光刻通孔(via)P-SubP-Sub30微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2.1 N阱硅栅阱硅栅CMO

15、S工艺工艺主要流程（续）主要流程（续）12.蒸镀金属蒸镀金属2，反刻金属，反刻金属2（metal2)P-Sub31微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2.1 N阱硅栅阱硅栅CMOS工艺工艺主要流程（续）主要流程（续）13.钝化层淀积，平整化，光刻钝化窗孔钝化层淀积，平整化，光刻钝化窗孔(pad)P-Sub32微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2.2 N阱硅栅阱硅栅CMOS工艺工艺 光刻掩膜版汇总简图光刻掩膜版汇总简图N阱阱有源区有源区多晶多晶 Pplus Nplus引线孔引线孔金属金属1通孔通孔金属金属2钝化钝化33微电子教研中心微电子

16、教研中心集成电路设计原理集成电路设计原理1.2.3 局部氧化的作用局部氧化的作用2.减缓表面台阶减缓表面台阶3.减小表面漏电流减小表面漏电流P-SubN-阱阱1.提高场区阈值电压提高场区阈值电压34微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2.4 硅栅自对准的作用硅栅自对准的作用 在硅栅形成后，利用硅栅的遮蔽作用在硅栅形成后，利用硅栅的遮蔽作用来形成来形成MOS管的沟道区，使管的沟道区，使MOS管的沟道管的沟道尺寸更精确，寄生电容更小。尺寸更精确，寄生电容更小。P-SubN-阱阱35微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2.5 MOS管衬底电极的

17、引出管衬底电极的引出 NMOS管和管和PMOS管的衬底电极都从管的衬底电极都从上表面引出，由于上表面引出，由于P-Sub和和N阱的参杂浓度阱的参杂浓度都较低，为了避免整流接触，电极引出处都较低，为了避免整流接触，电极引出处必须有浓参杂区。必须有浓参杂区。P-SubN-阱阱36微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2.6 其它其它MOS工艺简介工艺简介双层多晶：双层多晶：易做多晶电容、多晶电阻、叠易做多晶电容、多晶电阻、叠栅栅MOS器件，适合器件，适合CMOS数数/模混合电路、模混合电路、EEPROM等等多层金属：多层金属：便于布线，连线短，连线占面便于布线，连线短，连

18、线占面积小，适合大规模、高速积小，适合大规模、高速CMOS电路电路P阱阱CMOS工艺，双阱工艺，双阱CMOS工艺工艺E/D NMOS工艺工艺37微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.2.7 习题习题1.阐述阐述N阱硅栅阱硅栅CMOS集成电路集成电路制造工制造工艺艺的主要流程，说明流程中需要哪些光的主要流程，说明流程中需要哪些光刻掩膜版及其作用。刻掩膜版及其作用。2.NMOS管源漏区的形成需要哪些光刻管源漏区的形成需要哪些光刻掩膜版。掩膜版。38微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.3 BI CMOS工艺简介工艺简介 双极型工艺与双极型工艺与C

19、MOS工艺相结合，工艺相结合，综合了双极器件高跨导、强负载驱动综合了双极器件高跨导、强负载驱动能力和能力和CMOS器件高集成度、低功耗器件高集成度、低功耗的优点，适合模拟和数的优点，适合模拟和数/模混合电路。模混合电路。(P1114)39微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.3.1以以CMOS工艺为基础的工艺为基础的BI-MOS工艺工艺 1.以以P阱阱CMOS工艺为基础工艺为基础N+N+P+P+P-wellN SubNMOSPMOSN-epiN-epiP-wellP+BLP+BLN+N+PN+N+PP+横向NPN纵向NPN40微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.3.1以以CMOS工艺为基础的工艺为基础的BI-MOS工艺工艺 2.以以N阱阱CMOS工艺为基础工艺为基础P+P+N+N+N-wellP SubNMOSPMOSN-wellP-epiN-wellN+-BLN+-BLN+-BLN+N+P横向PNP纵向NPNN+PPP41微电子教研中心微电子教研中心集成电路设计原理集成电路设计原理1.3.2以双极型工艺为基础的以双极型工艺为基础的BI-MOS工艺工艺N+N+PP+-SubN+-BLN+-BLN-epiP+N-epiN-epiNPNPN+PN+NMOSPMOSP-Well42