微处理器原理和应用二.ppt

《微处理器原理和应用二.ppt》由会员分享，可在线阅读，更多相关《微处理器原理和应用二.ppt（56页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、关于微处理器原理与应用二第一张，PPT共五十六页，创作于2022年6月微处理器发展简史微处理器发展简史微处理器可以分为：通用型通用型通用型通用型微处理器和嵌入式嵌入式嵌入式嵌入式微处理器(Micro-processor Unit，MPU)。通用型微处理器通用型微处理器通用型微处理器通用型微处理器指的是通用计算机中的CPU，嵌入式微处理器嵌入式微处理器嵌入式微处理器嵌入式微处理器指单片机、ARM、嵌入式DSP处理器（Digital Signal Processor）等。嵌入式微处理器由通用计算机中的CPU演变而来。与通用计算机中的CPU不同的是，在嵌入式应用中，将微处理器装配在专门设计的电路板上

2、，只保留和嵌入式应用紧密相关的功能硬件，去除其他的冗余功能部分，这样就以最低的功耗和资源实现嵌入式应用的特殊要求。此外，为了满足嵌入式应用的特殊要求，嵌入式微处理器在工作温度、抗电磁干扰、可靠性等方面相对通过通用计算机中的CPU都做了各种增强。相比通用型微处理器指令形式为微处理器指令形式为微处理器指令形式为微处理器指令形式为复杂指令集复杂指令集复杂指令集复杂指令集（CISC），嵌入式微处理器的指令为嵌入式精简指令嵌入式微处理器的指令为嵌入式精简指令嵌入式微处理器的指令为嵌入式精简指令嵌入式微处理器的指令为嵌入式精简指令集集集集（RISC）。第二张，PPT共五十六页，创作于2022年6月CPU的

3、主要性能参数的主要性能参数CPU的主频，即CPU内核工作的时钟频率（CPU Clock Speed）。时钟频率速度是指同步电路中时钟的基础频率，它以“若干次周期每秒”来度量，量度单位采用SI单位赫兹（Hz）。外频，是CPU外部的工作频率，是由主板主板主板主板提供的基准时钟频率。FSB频率，是连接CPU和主板芯片组中的北桥芯片的前端总线（Front Side Bus）上的数据传输频率。CPU的主频和外频间存在这样的关系：主频主频主频主频=外频外频外频外频 倍频倍频倍频倍频第三张，PPT共五十六页，创作于2022年6月CPU的功能的功能1、指令顺序控制、指令顺序控制 控制程序中指令的执行顺序。控制

4、程序中指令的执行顺序。控制程序中指令的执行顺序。控制程序中指令的执行顺序。程序中的各指令之间是有严格顺序的，必须严格按程序规定的顺序执行，才能保证计算机工作的正确性。因此，保证系统按照顺序执行程序是CPU的首要任务。2、操作控制、操作控制 一条指令的功能往往是由计算机中的部件执行一序列的操作来实一条指令的功能往往是由计算机中的部件执行一序列的操作来实一条指令的功能往往是由计算机中的部件执行一序列的操作来实一条指令的功能往往是由计算机中的部件执行一序列的操作来实现的。现的。现的。现的。CPU要根据指令的功能，产生相应的操作控制信号，发给相应的部件，从而控制这些部件按指令的要求进行动作。第四张，P

5、PT共五十六页，创作于2022年6月CPU的功能的功能3、时间控制、时间控制 时间控制就是对各种操作实施时间上的定时。时间控制就是对各种操作实施时间上的定时。时间控制就是对各种操作实施时间上的定时。时间控制就是对各种操作实施时间上的定时。在一条指令的执行过程中，在什么时间做什么操作均应受到严格的控制。另一方面，一条指令的整个执行过程也要受到时间的严格控制。一条指令的整个执行过程也要受到时间的严格控制。一条指令的整个执行过程也要受到时间的严格控制。一条指令的整个执行过程也要受到时间的严格控制。只有这样，计算机才能有条不紊地自动工作。4、数据加工、数据加工 即对数据进行算术运算和逻辑运算处理数据进

6、行算术运算和逻辑运算处理数据进行算术运算和逻辑运算处理数据进行算术运算和逻辑运算处理，完成数据的加工处理，这是CPU的根本任务。因为原始信息只有经过加工处理后才能对人们有用。第五张，PPT共五十六页，创作于2022年6月CPU的基本组成的基本组成第六张，PPT共五十六页，创作于2022年6月CPU的基本组成的基本组成1、运算部件、运算部件 运算部件又叫算术逻辑单元（运算部件又叫算术逻辑单元（运算部件又叫算术逻辑单元（运算部件又叫算术逻辑单元（ALUALU），），），），它可以对数据进行最基本的算术和逻辑运算，如加、减、乘、除、与、或、异或等。2、寄存器组、寄存器组 CPUCPU内部有多个寄存器

7、内部有多个寄存器内部有多个寄存器内部有多个寄存器。寄存器就是用于暂存信息的小型存储器，它们按功能的区别分为：（1）指令寄存器（IR）；（2）地址寄存器（AR）；（3）数据寄存器（DR）；（4）累加寄存器（AC）；（5）状态条件寄存器。3、程序计数器（、程序计数器（PC）程序计数器也叫指令计数器程序计数器也叫指令计数器程序计数器也叫指令计数器程序计数器也叫指令计数器，它实际上也是一个寄存器，它总是指出下一条要执行的指令在存储器中的地址。在顺序执行指令的情况下，当它把一条指令的地址码送到地址总线后，程序计数器的内容就自动调整，这条指令是几个字节，它就加几，从而又指向下一条要执行的指令地址。如果遇到

8、跳转指令，就会把新的地址码置入程序计数器，从而改变指令执行的顺序。第七张，PPT共五十六页，创作于2022年6月CPU的基本组成的基本组成4、指令译码器（、指令译码器（ID）指令译码器对指令进行译码，并控制时序逻辑电路。指令译码器对指令进行译码，并控制时序逻辑电路。指令译码器对指令进行译码，并控制时序逻辑电路。指令译码器对指令进行译码，并控制时序逻辑电路。5、控制器电路（、控制器电路（C）控制器电路根据译码器的分析，产生执行这条指令所需要的全部控制器电路根据译码器的分析，产生执行这条指令所需要的全部控制器电路根据译码器的分析，产生执行这条指令所需要的全部控制器电路根据译码器的分析，产生执行这条

9、指令所需要的全部时序和控制信号时序和控制信号时序和控制信号时序和控制信号，送到CPU内部和外部各部件进行控制。目前，新型的CPU都增加了高速缓存器（高速缓存器（高速缓存器（高速缓存器（CacheCache），高速缓存单元的主要功能是快速进行指令或数据存储，在CPU内部开辟一个高速缓存空间，这样指令和数据可以暂时存放在CPU内部的高速缓存中，减少了指令在CPU和内存之间的传输次数。第八张，PPT共五十六页，创作于2022年6月 CPU主要寄存器主要寄存器 1、指令寄存器（、指令寄存器（IR）指令寄存器用来用于存放当前正在执行的指令码。当前指令执行完了，下一条指令才能存入，否则一直保持着。当执行一

10、条指令时，先把它从内存取到缓冲寄存器中，然后再传送至指令寄存器。指令划分为操作码和地址码字段指令划分为操作码和地址码字段指令划分为操作码和地址码字段指令划分为操作码和地址码字段，由二进制数字组成。为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作，一个叫做“指令译码器”的部件就是做这项工作的。指令寄存器中操作码字段的输出就是指令译码器的输入指令寄存器中操作码字段的输出就是指令译码器的输入指令寄存器中操作码字段的输出就是指令译码器的输入指令寄存器中操作码字段的输出就是指令译码器的输入，操作码一经译码后，即可向操作控制器发出具体操作的特定信号。第九张，PPT共五十六页，创作于202

11、2年6月CPU主要寄存器主要寄存器 2、地址寄存器（、地址寄存器（AR）地址寄存器用来暂存正在执行的指令在存储单元中的地址，或地址寄存器用来暂存正在执行的指令在存储单元中的地址，或地址寄存器用来暂存正在执行的指令在存储单元中的地址，或地址寄存器用来暂存正在执行的指令在存储单元中的地址，或I/OI/O接接接接口的地址口的地址口的地址口的地址。由于在内存和CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。当CPU和内存进行信息交换，要使用地址寄存器和缓冲寄存器地址寄存器和缓冲寄存器地址寄存器和缓冲寄存器地址寄存器和缓冲寄存器。同样，如果我们把外围

12、设备的设备地址作为像内存的地址单元那样来看待，那么，当CPU和外围设备交换信息时，同样需要使用地址寄存器和缓冲寄存器。第十张，PPT共五十六页，创作于2022年6月CPU主要寄存器主要寄存器 3、数据寄存器（、数据寄存器（DR）数据寄存器用于暂存通过数据总线从存储器中取出的指令或数据寄存器用于暂存通过数据总线从存储器中取出的指令或数据寄存器用于暂存通过数据总线从存储器中取出的指令或数据寄存器用于暂存通过数据总线从存储器中取出的指令或操作数，也可以暂存准备往存储器中存储的数据操作数，也可以暂存准备往存储器中存储的数据操作数，也可以暂存准备往存储器中存储的数据操作数，也可以暂存准备往存储器中存储的

13、数据，数据寄存器的作用是：作为CPU和内存、外部设备之间信息传送的中转站；补偿CPU和内存、外围设备之间在操作速度上的差别；在单累加器结构的运算器中，数据存储器还可兼作为操作数寄存器 第十一张，PPT共五十六页，创作于2022年6月CPU主要寄存器主要寄存器 4、累加寄存器（、累加寄存器（AC）当运算器的算术逻辑单元（当运算器的算术逻辑单元（当运算器的算术逻辑单元（当运算器的算术逻辑单元（ALUALU）执行全部算术和逻辑运算）执行全部算术和逻辑运算）执行全部算术和逻辑运算）执行全部算术和逻辑运算时，为时，为时，为时，为ALUALU提供一个工作区提供一个工作区提供一个工作区提供一个工作区。例如，

14、在执行一个加法运算前，先将一个操作数暂时存放在AC中，再从内存中取出另一个操作数，然后同AC的内容相加，所得结果送回AC中，而AC中原有的内容随即被破坏。所以，顾名思义，累加寄存器是暂时存放ALU运算的结果信息。显然，运算器中至少要有一个累加寄存器。由于运算器的结构不同，可采用多个累加寄存器，如有些计算机中有2个，4个，8个，甚至更多。当使用多个累加器时，就变成通用寄存器结构，其中任何一个可存放源操作数，也可存放结果操作数。第十二张，PPT共五十六页，创作于2022年6月CPU主要寄存器主要寄存器 5、状态条件寄存器、状态条件寄存器 状态条件寄存器用来寄存状态条件寄存器用来寄存状态条件寄存器用

15、来寄存状态条件寄存器用来寄存CPUCPU执行完上一条指令后，处理结执行完上一条指令后，处理结执行完上一条指令后，处理结执行完上一条指令后，处理结果的某些特征（或者状态）果的某些特征（或者状态）果的某些特征（或者状态）果的某些特征（或者状态），例如运算结果连位标志（C），运算结果溢出标志（V），运算结果为零标志（Z），运算结果为负标志（N）等等。这些标志位通常分别由1位触发器保存。除此之外，状态条件寄存器还保存中断和系统工作状态保存中断和系统工作状态保存中断和系统工作状态保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。因此，状态条件寄存器是一个由各种状态条件

16、标志拼凑而成的寄存器。第十三张，PPT共五十六页，创作于2022年6月CPU主要寄存器主要寄存器 6、程序计数器（、程序计数器（PC）程序计数器又称指令计数器，它是指出下一条要执行的指程序计数器又称指令计数器，它是指出下一条要执行的指程序计数器又称指令计数器，它是指出下一条要执行的指程序计数器又称指令计数器，它是指出下一条要执行的指令在存储器中的地址令在存储器中的地址令在存储器中的地址令在存储器中的地址。在程序开始执行前，必须将它的起始地址，即程序的第一条指令所在的内存单元地址送入PC，因此PCPC的内容即是从内存提取的第一条指令的地址的内容即是从内存提取的第一条指令的地址。当执行指令时，CP

17、U将自动修改PC的内容，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改过程通常只是简单的对PC加1。但是，当遇到转移指令如JMP指令时，那么后继指令地址（即PC的内容）必须从指令寄存器中的地址字段取得必须从指令寄存器中的地址字段取得必须从指令寄存器中的地址字段取得必须从指令寄存器中的地址字段取得。在这种情况下，下一条从内存取出的指令将有转移指令来规定，而不是像通常一样按顺序来取得。第十四张，PPT共五十六页，创作于2022年6月操作控制器和时序产生器操作控制器和时序产生器通常把许多寄存器之间传送信息的通路，称为许多寄存器之间传送信息的通路，称为许多寄存

18、器之间传送信息的通路，称为许多寄存器之间传送信息的通路，称为“数据通路数据通路数据通路数据通路”，信息从什么地方开始，中间经过哪个寄存器或多路开关，最后传送到哪个寄存器，都要加以控制。在各寄存器之间建立数据通路的任务，是由称为“操作控制器”的部件来完成的，操作控制器的功能，就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令取指令取指令取指令和执行指令执行指令执行指令执行指令的控制。根据设计方法不同，操作控制器可分为组合逻辑型，存储逻辑型，操作控制器可分为组合逻辑型，存储逻辑型，操作控制器可分为组合逻辑型，存储逻辑型，操作控制器可分为组合逻辑型，存储逻辑型

19、，组合逻辑与存储逻辑结合型三种组合逻辑与存储逻辑结合型三种组合逻辑与存储逻辑结合型三种组合逻辑与存储逻辑结合型三种。第一种称为硬布线控制器，它是采用组合逻辑技术来实现的；第二种称为微程序控制器，它是采用存储逻辑来实现的；第三种称为可编程控制器，它是吸收前两种的设计思想来实现的。时序产生器的作用，就是对各种操作实施时间上的控制时序产生器的作用，就是对各种操作实施时间上的控制时序产生器的作用，就是对各种操作实施时间上的控制时序产生器的作用，就是对各种操作实施时间上的控制。第十五张，PPT共五十六页，创作于2022年6月硬布线控制器和微程序控制器硬布线控制器和微程序控制器微程序控制器的控制功能是在存

20、放微程序存储器和存放当前正在执存放微程序存储器和存放当前正在执存放微程序存储器和存放当前正在执存放微程序存储器和存放当前正在执行的微指令的寄存器直接控制下实现的行的微指令的寄存器直接控制下实现的行的微指令的寄存器直接控制下实现的行的微指令的寄存器直接控制下实现的，而硬布线控制的功能则由逻辑门组合实现逻辑门组合实现逻辑门组合实现逻辑门组合实现。微程序控制器的电路比较规整，各条指令信号的差别集中在控制存储器内容控制存储器内容控制存储器内容控制存储器内容上因此，无论是增加或修改指令都只要增加或修改控制存储器内容即可，若控制存储器是ROM，则要更换芯片，在设计阶段可以先用RAM或EPROM来实现，验证

21、正确后或成批生产时，再用ROM代替。硬布线控制器的控制信号先用逻辑式列出，经化简后用电路来实现先用逻辑式列出，经化简后用电路来实现先用逻辑式列出，经化简后用电路来实现先用逻辑式列出，经化简后用电路来实现，因此，显得零乱复杂，当需要修改指令或增加指令时就必须重新设计电路，非常麻烦而且有时甚至无法改变。因此，微操作控制取代了硬布线控制并得到了广泛应用，尤其是指令复杂的计算机，一般都指令复杂的计算机，一般都指令复杂的计算机，一般都指令复杂的计算机，一般都采用微程序来实现控制功能采用微程序来实现控制功能采用微程序来实现控制功能采用微程序来实现控制功能。第十六张，PPT共五十六页，创作于2022年6月C

22、PU的分类的分类 初期的CPU（冯诺伊曼计算机模型）一、一、CPU控制程序执行过程控制程序执行过程 系统内存用于存放程序和数据。程序由一系列指令组成，这些指令是有序存放的，指令号表明了它的执行顺序。什么时候执行哪一条指令由CPU中的控制单元决定。数据表示用户需要处理的信息，它包括用户的具体数据和这个数据在内存系统中的地址。二、二、CPU指令执行流程指令执行流程流水线CPU 多媒体CPU 第十七张，PPT共五十六页，创作于2022年6月CPU指令执行流程指令执行流程 一条程序指令可以包含许多CPU操作。CPU的工作就是执行指令，它的工作过程是：控制器中的指令指针给出指令存放的内存地址，控制器中的

23、指令指针给出指令存放的内存地址，控制器中的指令指针给出指令存放的内存地址，控制器中的指令指针给出指令存放的内存地址，指令读取器从内存读取指令并存放到指令寄存器。然后传输给指令译指令读取器从内存读取指令并存放到指令寄存器。然后传输给指令译指令读取器从内存读取指令并存放到指令寄存器。然后传输给指令译指令读取器从内存读取指令并存放到指令寄存器。然后传输给指令译码器，指令译码器分析指令并决定完成指令需要多少步骤。如果有数码器，指令译码器分析指令并决定完成指令需要多少步骤。如果有数码器，指令译码器分析指令并决定完成指令需要多少步骤。如果有数码器，指令译码器分析指令并决定完成指令需要多少步骤。如果有数据需

24、要处理，算术逻辑运算单元将按指令要求工作，做加法、减法或据需要处理，算术逻辑运算单元将按指令要求工作，做加法、减法或据需要处理，算术逻辑运算单元将按指令要求工作，做加法、减法或据需要处理，算术逻辑运算单元将按指令要求工作，做加法、减法或其他运算。其他运算。其他运算。其他运算。指令执行流程由“取指令”、“指令译码”、“指令执行”、“结果写回”四种基本操作构成，这个过程是不断重复进行的 第十八张，PPT共五十六页，创作于2022年6月取指令（取指令（IF）在CPU内部有一个指令寄存器（IP），它保存着当前所处理指令的内存单元地址。当CPU开始工作时，便按照指令寄存器地址，通通通通过地址总线，查找到

25、指令在内存单元的位置，然后利用数据总线过地址总线，查找到指令在内存单元的位置，然后利用数据总线过地址总线，查找到指令在内存单元的位置，然后利用数据总线过地址总线，查找到指令在内存单元的位置，然后利用数据总线将内存单元的指令传送到将内存单元的指令传送到将内存单元的指令传送到将内存单元的指令传送到CPUCPU内部的指令高速缓存内部的指令高速缓存内部的指令高速缓存内部的指令高速缓存。第十九张，PPT共五十六页，创作于2022年6月指令译码（指令译码（ID）CPU内部的译码单元将解释指令的类型与内容译码单元将解释指令的类型与内容译码单元将解释指令的类型与内容译码单元将解释指令的类型与内容，并且判定这条

26、指令的作用对象（操作数），并且将操作数从内存单元读入将操作数从内存单元读入将操作数从内存单元读入将操作数从内存单元读入CPUCPU内部的内部的内部的内部的高速缓存中高速缓存中高速缓存中高速缓存中。译码实际上就是将二进制指令代码翻译成为特定的CPU电路微操作，然后由控制器传送给算术逻辑单元。第二十张，PPT共五十六页，创作于2022年6月指令执行（指令执行（IE）控制器根据不同的操作对象，将指令送入不同处理单元。如果是整数运算、逻辑运算、内存单元存取、一般控制指令等，则送入算术逻辑单元处理。如果操作对象是浮点数（如三角函数运算），则送入浮点处理单元进行处理。如果在运算过程中需要相应的用户数据，则

27、CPU首先从数据高速缓存读取相应数据。如果数据高速缓存没有用户需要的数据，则CPU通过数据通道接收必要的数据。运算完成后输出运算结果。第二十一张，PPT共五十六页，创作于2022年6月写回（写回（WB）将执行单元处理结果写回到高速缓存或内存单元中。在CPU解释和执行指令之后，控制单元告诉指令读取器从内存单元中读取下一条指令。这个过程不断重复执行，最终产生用户在显示器上所看到的结果。第二十二张，PPT共五十六页，创作于2022年6月流水线流水线CPU由摩尔定律的预测，越来越大规模的集成电路问世，原来那些由于过于复杂而实现不了的微处理器架构可能得以实现。晶体管数量的增晶体管数量的增晶体管数量的增晶

28、体管数量的增加允许微处理器架构可以具有更多的资源来实现高性能的处理器加允许微处理器架构可以具有更多的资源来实现高性能的处理器加允许微处理器架构可以具有更多的资源来实现高性能的处理器加允许微处理器架构可以具有更多的资源来实现高性能的处理器。一个早先的设计可以只拥有一个加法器，而后来的设计则可能拥有两个加法器，这就使得更多的操作可以并行执行。不可避免地，为了充分利用更多指令之间的并行执行，又存在很多需要改进的方面。在并行执行更多任务的方法中，最成功的方法就是采用流水线技术。第二十三张，PPT共五十六页，创作于2022年6月流水线流水线CPU处理器架构定义了软件的运行方式，其中就期望在程序执行过程中

29、每一个时钟周期执行一条指令。在程序中，很多指令可在程序中，很多指令可在程序中，很多指令可在程序中，很多指令可以并行执行或者至少重叠执行以并行执行或者至少重叠执行以并行执行或者至少重叠执行以并行执行或者至少重叠执行。微处理器架构可以利用这些优势来提高处理器性能，但是为了保证软件兼容性，又要维持指令的顺序执行。通过允许不同指令的重叠执行，流水线可以提供更高的处理器性能。流水线的实质是通过在同一时间做多件事情来提高机器的性能，因此指令流水线是一种可以将多条指令的执行过程相互重叠的实现技巧，目前它是提高处理器处理速度的关键技术之一。第二十四张，PPT共五十六页，创作于2022年6月多媒体多媒体CPU

30、随着微软Windows系统的普遍采用，音、视频信号在个人电脑应用中已非常普及，需要提高CPU处理多媒体数据的效率，加速电脑的多媒体应用，Pentium MMX CPU是英特尔在Pentium内核基础上改进的，其最大的特点是增加了57条MMX扩展指令集。这些指令专门用来处理音视频相关的计算。大部分多媒体应用程序需要 SIMD（Singl Instruction Stream Multipie Data Stream，单指令流多数据流）类型的体系结构 第二十五张，PPT共五十六页，创作于2022年6月微处理器设计技术结构微处理器设计技术结构 设计技术虽然属于CPU体系结构的第一个层次，但是它与功能

31、单元有密切的联系，差别在于设计技术是以整体的观点来解决问题，而功差别在于设计技术是以整体的观点来解决问题，而功差别在于设计技术是以整体的观点来解决问题，而功差别在于设计技术是以整体的观点来解决问题，而功能单元是怎样去实现这种设计技术能单元是怎样去实现这种设计技术能单元是怎样去实现这种设计技术能单元是怎样去实现这种设计技术。CPU的实际目标一是怎样提高CPU的系统性能，二是怎样降低CPU的复杂程度。这是两个相互冲突的要求，从目前流行的设计技术来看主要偏重于第一个目标的实现。目前CPU设计的两种技术，即CISCCISC结构和结构和结构和结构和RISCRISC结构结构结构结构。第二十六张，PPT共五

32、十六页，创作于2022年6月8086、单片机及、单片机及ARM的分类的分类 第二十七张，PPT共五十六页，创作于2022年6月复杂指令集计算机（复杂指令集计算机（CISC）结构）结构 1、CISC的产生的产生 计算机的工作就是取指令、执行指令取指令、执行指令取指令、执行指令取指令、执行指令。一条指令一般由操作码和操作数（即地址码）组成，往往涉及到以下几个问题：指令有多少位，是定长还是变长指令；操作码需几位，位数是固定量还是浮动量；操作数的地址的结构和寻址方式等。种种因素使计算机指令产生简单指令和复杂指令之分。为了提高CPU的速度和功能，越来越多的复杂指令被加入到指令系统中。但是，很快又出现了一

33、个问题：一个指令系统的指一个指令系统的指一个指令系统的指一个指令系统的指令数是受指令操作码的位数所限制的令数是受指令操作码的位数所限制的令数是受指令操作码的位数所限制的令数是受指令操作码的位数所限制的，如果操作码为8位，那么指令数最多为256条。改变操作码的宽度就可以加长指令的宽度，但是这会造成指令系统的不兼容现象。指令系统设计人员想出了一种方案：操操操操作码扩展作码扩展作码扩展作码扩展。第二十八张，PPT共五十六页，创作于2022年6月高级语言程序编译机器码微指令微操作CPU内部执行内部执行CISC体系的特点体系的特点 指令长短不一指令长短不一指令长短不一指令长短不一：CISC（复杂指令集计

34、算机）中有许多简单和复杂的指令，简单的指令只有1个时钟周期，而复杂指令达到了20个时钟周期以上。最长的8086指令IDIV（带符号整数除法）达到了190个时钟周期，这使CPU译码单元工作加重。由于历史的原因，x86指令长度不一致给CPU流水线技术带来了很多困难。庞大的指令集：庞大的指令集：庞大的指令集：庞大的指令集：在早期程序编制中，指令越多，就可以减少编程所需要的代码行数，减轻程序员的负担。由于x86系列指令集不断扩充，目前汇编指令总数已经达到500多条，而指令的组合形式达到几万种之多，这给CPU译码工作带来了严重的负担。微指令译码结构：微指令译码结构：微指令译码结构：微指令译码结构：在CI

35、SC结构CPU中，所有机器指令必须在CPU内部译码为微指令代码，微指令集存放在CPU的ROM中。当机器指令读入CPU内后，经过译码单元将一条复杂的x86指令译码为多个微指令代码，再送到CPU执行单元进行操作。因此，从本质上说，CISC结构CPU的译码过程是软件工作过程，它必然影响CPU的运行速度。第二十九张，PPT共五十六页，创作于2022年6月计算机的系统层次结构计算机的系统层次结构 第三十张，PPT共五十六页，创作于2022年6月微指令微指令微指令就是把同时发出的控制信号的有关信息汇集起来形成的。将一条指令分成若干条微指令，按次序执行就可以实现指令的功能将一条指令分成若干条微指令，按次序执

36、行就可以实现指令的功能将一条指令分成若干条微指令，按次序执行就可以实现指令的功能将一条指令分成若干条微指令，按次序执行就可以实现指令的功能。若干条微指令可以构成一个微程序，而一个微程序就对应了一条机器指令。因此，一条机器指令的功能是若干条微指令组成的序列来实现的。简言之，一条机器指令所完成的操作分成若干条微指令来完成，由微指令进行解释和执行。微指令的编译方法是决定微指令格式的主要因素。微指令格式大体分成两类：水平型微指令和垂直型微指令。机器指令是机器指令是机器指令是机器指令是CPUCPU能直接识别并执行的指令，它的表现形式是二进能直接识别并执行的指令，它的表现形式是二进能直接识别并执行的指令，

37、它的表现形式是二进能直接识别并执行的指令，它的表现形式是二进制编码制编码制编码制编码。机器指令通常由操作码和操作数组成，操作码指出该指令所要完成的操作，即指令的功能，操作数指出参与运算的对象，以及运算结果所存放的位置等第三十一张，PPT共五十六页，创作于2022年6月CISC体系的特点体系的特点 软件功能硬件化：软件功能硬件化：软件功能硬件化：软件功能硬件化：CISC通过增强指令的功能，把原本由软件实现的功能改用硬件实现。这样，一些常用的、简单的指令就不必经过译码，或者经过简单的译码就可以直接送到CPU执行单元进行处理，但是这也增加了CPU的复杂程度。优化目标程序：优化目标程序：优化目标程序：

38、优化目标程序：CISC系统非常重视优化目标程序，这样可以缩短程序执行时间，减少程序的开销。例如：传输指令（MOV）在CPU中的使用频率占40左右，执行时间占整个程序的30左右，因此增强传输指令的功能有助于改进CPU执行效率。第三十二张，PPT共五十六页，创作于2022年6月CISC体系的优点与缺点体系的优点与缺点 CISC体系的优点优点优点优点：CPU指令集向下兼容性好，新设计的CPU只需增加较少的晶体管就可以执行同样的指令集。新指令系统可以包含早期系统的指令集。微操作指令的格式与高级语言相匹配，因而编译器不一定要重新编写。CISC体系的缺点缺点缺点缺点：CISC指令系统过于复杂，指令规模过于

39、庞大。由于CISC结构控制复杂，不规整，不符合超大规模集成电路（VLSI）发展的方向，所以在CPU中必须最大化的使用微指令技术微指令技术微指令技术微指令技术来实现CISC功能。在CISC中，虽然增加了硬件指令，但并不能保证整个程序执行时间的缩短。因为这些复杂指令要消耗较多的CPU周期数，但又不常用。第三十三张，PPT共五十六页，创作于2022年6月CISC体系的应用体系的应用8086微处理器，属于CISC体系结构，与Intel 8008兼容，指令长短不一，有较多的寻址方式，将在第三章节详细介绍。将CPU、存储器、I/O接口、总线等集成在一片超大规模集成电路芯片上，称为单片微型计算机，简称微控制

40、器或单片机（MCU），其典型产品代表为Intel MCS51系列单片机，这将在后面的章节详细阐述。第三十四张，PPT共五十六页，创作于2022年6月精简指令集计算机（精简指令集计算机（RISC）结构）结构 1、RISC技术的发展技术的发展 1975年，IBM的设计师约翰科克（如John Cocke）研究了当时的计算机系统，发现其中占总指令数仅占总指令数仅占总指令数仅占总指令数仅2020的简单指令却在程序调用的简单指令却在程序调用的简单指令却在程序调用的简单指令却在程序调用中占了中占了中占了中占了80%80%，而占指令数80%的复杂指令却只有20的机会用到。由此，他提出RISC的概念。事实证明R

41、ISC是成功的。20世纪70年代末，第一代RISC CPU由IBM 801实现。80年代末，各公司RISC CPU如雨后春笋般大量出现，占据了大量市场。RISC RISC 最大特点是指最大特点是指最大特点是指最大特点是指令长度固定，指令格式种类少，寻址方式种类少，大多数是简令长度固定，指令格式种类少，寻址方式种类少，大多数是简令长度固定，指令格式种类少，寻址方式种类少，大多数是简令长度固定，指令格式种类少，寻址方式种类少，大多数是简单指令，并且都能在一个时钟周期内完成。单指令，并且都能在一个时钟周期内完成。单指令，并且都能在一个时钟周期内完成。单指令，并且都能在一个时钟周期内完成。RISC 易

42、于设计超标量与流水线，寄存器数量多，大量操作在寄存器之间进行。不过，RISC 必须经过编译程序的处理，才能发挥它的效率。第三十五张，PPT共五十六页，创作于2022年6月精简指令集计算机（精简指令集计算机（RISC）结构）结构 2、RISC设计思想设计思想 RISC的主要特点是：大多数指令在一个时钟周期内完成；采用装载存储（Load/Store）结构；尽量将运算的数据存放在寄存器中，从而减少访问内存的次数；操作由硬件完成，而不是通过微指令完成；减少了指令和寻址方式的种类；固定指令格式；注重译码优化；面向寄存器设计指令系统；注重流水线的效率设计；重视优化编译设计。第三十六张，PPT共五十六页，创

43、作于2022年6月RISC结构采用的关键技术结构采用的关键技术 采用装载采用装载采用装载采用装载-存储（存储（存储（存储（Load/StoreLoad/Store）结构：）结构：）结构：）结构：只允许Load和Store指令执行内存操作，其余指令均对寄存器操作。延迟转移技术：延迟转移技术：延迟转移技术：延迟转移技术：在转移指令之后插入一条或几条有效的指令。当程序执行时，要等这些插入的指令执行完成之后，才执行转移指令，因此，转移指令好象被延迟执行了，这种技术称为延迟转移技术。重叠寄存器窗口技术：调用指令（Call）、返回指令（Return）都需要传递大量参数，访问大量内存。减少访问内存次数的方法

44、是：在CPU中设置一个数量较大的寄存器堆，并把它分为很多个窗口。每个进程使用其中的三个窗口，而在这些窗口中有一个窗口和其他进程共同使用，还有一个窗口与下一进程共同使用，目的是实现参数传递和数据共享。指令流调整：指令流调整：指令流调整：指令流调整：通过寄存器置换、编译优化的方法，消除数据相关，从而使流水线的运行效率达到最高。采用多级指令流水线结构：采用多级指令流水线结构：采用多级指令流水线结构：采用多级指令流水线结构：采用流水线技术可使每一时刻都有多条指令重叠执行。第三十七张，PPT共五十六页，创作于2022年6月RISC体系的优点与缺点体系的优点与缺点 RISC指令的优点：在使用相同的芯片技术

45、和相同运行时钟下，RISC系统的运行速度将是CISC的24倍。RISC的指令比较简单、对称、均匀。RISC的寻址方式简单，只有装载/存储（Load/Store）指令能够访问内存，其他指令均在通用寄存器之间进行操作。RISC指令的缺点：必须精心选择通用寄存器，充分发挥每个通用寄存器的作用，尽量减少访问内存的次数。优化编译器优化编译器优化编译器优化编译器要做数据和控制相关性的分析，要调整指令的执行序列，并与硬件配合实现指令延迟技术和指令取消技术等。要设计复杂的子程序库，因为在CISC中的一条指令在RISC中要用一段子程序来实现。所以，RISC的子程序库通常要比CISC的大得多第三十八张，PPT共五

46、十六页，创作于2022年6月RISC体系的优点与缺点体系的优点与缺点 多指令的操作使得程序开发者必须小心地选用合适的编译器，而且编写的代码量会变得非常大。另外就是RISC体系的CPU需要更快的L1Cache（一级缓存）。RISC系统速度很快，但是编译一个软件时间很长。RISC系统是把最常用的那些指令设法尽快执行，不常用的指令就不怎么照顾了，甚至取消了。这样前期工作指令的统计筛选就显得特别重要。因此，RISC系统的指令集肯定都是通过大量统计筛选出来的，是最优化的，这样做嵌入式专用系统特别有优势。但是，要实现一个通用的CPU芯片，还是把RISC和CISC结合起来更好一些，以便适应多种应用的需求。第

47、三十九张，PPT共五十六页，创作于2022年6月RISC体系的性能特点体系的性能特点 性能特点一性能特点一性能特点一性能特点一：由于指令集简化后，流水线以及常用指令均可用硬件执行；性能特点二性能特点二性能特点二性能特点二：采用大量的寄存器，使大部分指令操作都在寄存器之间进行，提高了处理速度；性能特点三性能特点三性能特点三性能特点三：采用缓存主机外存三级存储结构，使取数与存数指令分开执行，使处理器可以完成尽可能多的工作，且不因从存储器存取信息而放慢处理速度。应用特点应用特点应用特点应用特点：由于RISC处理器指令简单、采用硬布线控制逻辑、处理能力强、速度快，世界上绝大部分UNIX工作站和服务器厂

48、商均采用RISC芯片作CPU用。如原DEC的Alpha21364、IBM的PowerPC G4、HP的PA8900、SGI的R12000A和SUN Microsystem公司的Ultra SPARC第四十张，PPT共五十六页，创作于2022年6月RISC应用领域应用领域 基于ARM技术设计的微处理器应用占据了32位RISC微处理器大部分市场份额，ARM微处理器及技术的应用已渗入到如下各个领域：工业控制领域：作为32位的RISC架构，基于ARM核的微控制器芯片不但占据了高端微控制器市场的大部分份额，同时也逐渐向低端微控制器应用领域扩展。ARMARM微控制器的低功耗和高性价比，向传统的微控制器的低

49、功耗和高性价比，向传统的微控制器的低功耗和高性价比，向传统的微控制器的低功耗和高性价比，向传统的8 8位位位位/16/16位微控制器位微控制器位微控制器位微控制器提出了挑战提出了挑战提出了挑战提出了挑战。无线通信领域：很多无线通信设备采用了ARM技术，ARM以其高性能和低成本，在该领域的地位日益巩固。网络应用：随着宽带技术的推广，采用ARM技术的ADSL（Asymmetric Digital Subscriber Line非对称数字用户环路）芯片正逐步获得竞争优势。此外，ARM在语音及视频处理上进行了优化，并获得广泛支持，也对DSP的应用领域提出了挑战。消费类电子产品：消费类电子产品：消费类电

50、子产品：消费类电子产品：ARM技术在目前流行的数字音频播放器、数字机顶盒和游戏机中得到广泛采用。成像和安全产品：现在流行的数码相机和打印机中大部分采用ARM技术。移动电话、手持式设备中的系统管理、基带信号处理、安全管理等移动电话、手持式设备中的系统管理、基带信号处理、安全管理等移动电话、手持式设备中的系统管理、基带信号处理、安全管理等移动电话、手持式设备中的系统管理、基带信号处理、安全管理等也广泛采用了也广泛采用了也广泛采用了也广泛采用了ARMARM微处理器微处理器微处理器微处理器。第四十一张，PPT共五十六页，创作于2022年6月CISC与与RISC体系的比较体系的比较 指令系统：指令系统：