[精选]集成电路制造工艺14972.pptx





《[精选]集成电路制造工艺14972.pptx》由会员分享,可在线阅读,更多相关《[精选]集成电路制造工艺14972.pptx(45页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、集成电路版图设计与验证第三章 集成电路制造工艺3.1双极集成电路制造流程v双极集成电路最主要的应用领域是模拟和超高速集成电路。v每个晶体管之间必须在电学上相互隔离开,以防止器件之间的相互影响。v下图为采用场氧化层隔离技术制造的NPN晶体管的截面图,制作这种结构晶体管的简要工艺流程如下所示:3.1双极集成电路制造流程3.1双极集成电路制造流程v(1)原始材料选取:制作NPN晶体管的原始硅材料通常是P型轻掺杂硅片v(2)制作埋层:埋层的主要作用是减小集电极的串联电阻v(3)初始氧化,利用热氧化生长厚度约为500一1000nm的氧化层v(4)生长N型外延层(图b)3.1双极集成电路制造流程3.1双极
2、集成电路制造流程v(5)形成横向氧化物隔离区(图c,d,e)v(6)形成基区(图f)v(7)形成接触孔(图g)v(8)形成发射区(图h)v(9)金属化v(10)合金v(11)形成钝化层v(12)测试、封装,完成集成电路的制造工艺3.1双极集成电路制造流程3.1双极集成电路制造流程3.1双极集成电路制造流程3.2MOS集成电路工艺流程v早在1963年,FMwanlass和C TSah首次提出了CMOS技术CMOS是英文Complementary Metal Oxide Semiconductor的简称,即互补CMOS技术v可以简单地将CMOS反相器看成是电压控制的单刀双掷开关,当vI为低电平时,
3、NMOST截止,PMOST导通,输出电子vo为高;相反,当vI为高电平时,NMOST导通,PMOST截止,输出电平vo为v低3.2MOS集成电路工艺流程v在CM0S反相器中,不论它处在哪一种逻辑状态(VlVDD或VSS),都有一个晶体管处于截止态,因此电源和地之间的电流很小,CMOC电路的功耗也就很小。v除此以外,CMOC集成电路还具有设计灵活、抗干扰能力强、单一工作电源、输入阻抗高、适合于大规模集成等特点,CMOS集成电路已经以绝对优势成了集成电路工业的主流技术3.2MOS集成电路工艺流程3.2MOS集成电路工艺流程v(1)初始材料准备:一般采用(100)晶向的硅片v(2)形成N阱(图(a)
4、v初始氧化v淀积氮化硅层v光刻,定义出N阱v反应离子刻蚀氯化硅层vN阱离子注入,注磷3.2MOS集成电路工艺流程3.2MOS集成电路工艺流程v(3)形成P阱(图(b),(c)v在N阱区生长厚氧化层,其它区域被氮化硅层保护而不会被氧化v去掉光刻胶及氮化硅层vP阱离子注入,注硼,并退火驱入v去掉N阱区的氧化层3.2MOS集成电路工艺流程v(4)形成场隔离区(图(d)v场氧化区3.2MOS集成电路工艺流程v(5)形成多晶硅栅(图(d)(e)v生长栅氧化层v淀积多晶硅v光刻多晶硅栅v刻蚀多晶硅栅v淀积氧化层3.2MOS集成电路工艺流程v(6)形成N管源漏区(图(e)v光刻,利用光刻胶将PMOS区保护起
5、来v离子注入磷或砷,形成N管源漏区v(7)形成P管源漏区(图(e)v光刻,利用光刻胶将NMOS区保护起来v离子注入磷或砷,形成P管派漏区3.2MOS集成电路工艺流程3.2MOS集成电路工艺流程v(8)形成接触孔(图(f)v化学气相淀积磷硅玻璃层v退火和致密v光刻接触孔版v反应离子到蚀磷硅破璃,形成接触孔3.2MOS集成电路工艺流程3.2MOS集成电路工艺流程v(9)形成第一层金属(图(g),(h)v淀积金属钨(W),形成钨塞v淀积金属层,如AtSi、A15cu合金等v光刻第一层金后版,定义出连线图形v反应离子刻蚀金属层,形成互连图形v(10)形成穿通接触孔(图(i)v化学气相淀积磷徒玻璃层v通
6、过化学机械抛光进行平坦化v光刻穿通接触孔版v反应离子刻蚀绝缘层,形成穿通接触孔3.2MOS集成电路工艺流程3.2MOS集成电路工艺流程v(11)形成第二层金属(图(i)v淀积金属层,如A1Si、A1siCu合金等v光刻第二层金属版,定义出连线图形v反应离子刻蚀,形成第二层金属互连图形3.2MOS集成电路工艺流程v(12)合金v(13)形成钝化层v在低温条件下(小于300 c)淀积氮化硅v光刻钝化版v刻蚀氮化硅,形成钝化图形v(14)测试、封装,完成集成电路的制造工艺3.3光刻与刻蚀技术v光刻是集成电路中十分重要的一种加工工艺技术它是指通过类似于洗印照片的原理,通过曝光和选择腐蚀等工序将掩膜版上
7、设计好的图形转移到硅片上的过程v光刻所需要的三要素为:光刻胶、掩膜版和光刻机3.4氧化v在现代集成电路工艺中,氧化是必不可少的工艺技术在硅表面上生长的氧化硅层不但能紧紧地依附在硅衬底上,而旦具有非常稳定的化学性质和电绝缘性,因此氧化硅层在集成电路中起着极其重要的作用3.4氧化3.5扩散与离子注入v掺杂是指将需要的杂质掺入特定的半导体区域中,以达到改变半导体电学性质,形成PN结、电阻、欧姆接触等各种结构的目的v集成电路工艺中经常采用的掺杂技术主要有扩散和离子注入两种v扩散运用于结较深(o.3um)、线条较粗(3um)的器件;离子注入则适用于浅结与细线条图形两者在功能上有一定的互补性,有时需要联合
8、使用3.5扩散与离子注入v离子注入是将具有很高能量的带电杂质离子射入半导体衬底中的掺杂技术,它的掺杂深度由注入杂质离子的能量、杂质离子的质量决定,掺杂浓度由注入杂质离子的数目(剂量)决定3.6化学汽相淀积(CVD)v化学汽相淀积是指通过气态物质的化学反应,在衬底上淀积一层薄膜材料的过程。CVD膜的结构可以是单晶、多晶或非晶态,淀积单晶硅薄膜的CVD过程通常被称为外延 3.6化学汽相淀积(CVD)vCVD技术具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点。利用CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜,例如掺杂或不掺杂的sio2
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 精选 集成电路 制造 工艺 14972

限制150内