ADCDAC选型与匹配电路设计解析.pptx
《ADCDAC选型与匹配电路设计解析.pptx》由会员分享,可在线阅读,更多相关《ADCDAC选型与匹配电路设计解析.pptx(29页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、目录DAC评估环境DAC选型关键指标AQM匹配设计DAC使用外部高频时钟的优点DAC与IQ调制器配合校准本振泄露与镜像IQ调制器最大输出功率、噪声系数与ACPR计算DAC与IQ调制器之间的低通滤波器设计ADC评估环境ADC等效噪声系数计算ADC采样时钟的要求与中频的选择时钟抖动对ADC SNR的影响相噪与时钟抖动的转换ADC前端驱动电路设计ADC满量程均值功率计算ADC SFDR、SNR、IM3要求测试灵敏度时通道最小增益要求测试阻塞信号时通道最大增益要求第1页/共29页DAC评估环境第2页/共29页DAC关键指标第3页/共29页DAC关键指标底噪与SFDR分析:底噪 以WCDMA为例,3GP
2、P协议对系统带外杂散的要求是-30dBm/1MHz。IQ调制器的输出为-15dBm,功放输出为46dBm(40W),那么整个下行系统的增益为46-(-15)=61dB。为了满足协议的要求那么DAC的底噪水平要低于-30 61-10lg(1M)=-151dBM/Hz。SFDR AD9148 SFDR为65。IQ调制器的输出为-15dBm,下行总增益为61dB,那么杂散水平=-15+61 65=-19dBm/3.84M=-24.84 dBm/1MHz,需要介质滤波器或腔体滤波器提供6dB的带外抑制。第4页/共29页DAC关键指标ACLR与IMD3分析:ACLR 在PLL OFF的状态下AD9148
3、的ACLR为-79。4载波则是-73。带外杂散的要求是-30dBm/1MHz=-24.16dBm/3.84MHz。对应于46dBm的功放输出则是ACLR=70.16dBc/3.84MHz。因此要求ACLR大于70。IMD AD9148的IMD为76,对应于单载波的ACLR则是-(76+3)=-79,与数据手册给出的相符。在DAC底噪不受限制时,IMD值可以简单的估算为是单载波-(ACLR+3)。第5页/共29页DAC使用外部高频时钟的优点1.DAC输出信号的量化噪声更低DAC输出信号的噪底=DAC本身的噪声+采样时钟的远端相噪-10lg(外部高频时钟频率/DAC输出信号频率)2.DAC输出信号
4、相对采样时钟的镜像更远镜像频率=外部高频时钟频率-DAC输出信号频率DAC输出SINC函数对镜像的衰减更大第6页/共29页DAC与IQ调制器配合校准本振泄露与镜像1.DAC通过调整I路与Q路直流偏置(DC OFFSET)的方式来抑制本振泄露。此方法目前有很大的局限性,当本振频率变更或温度变化较大时,抑制度会明显恶化。2.DAC通过调整相位与I、Q两路幅度的方式来抑制镜像。此方法很稳定,抑制度不会随着本振频率的变更或温度的变化而明显恶化。第7页/共29页AQM匹配SetupR1ohm39R2ohm340R3ohm1200R4ohm576IFSmA20V2V5.00V1V0.00DACDAC R3
5、6.51DAC Common Voltage0.50MODDAC Swing(Single)0.73Modulatorcommon voltage1.50Mod Input Swing Single0.30Loss by R2Db-7.83第8页/共29页AQM匹配1.R4=2*(R1+R2)|R32.DACR=(0.5*R4)|R3+R2|R13.VDAC=V2*R1/(R1+R2+R3)+0.5*IFS*R1|(R2+R3)4.DAC Swing=IFS*DACR5.VMod=V2*(R1+R2)/(R1+R2+R3)+0.5*IFS*R1*R3/(R1+R2+R3)6.Mod Input
6、 Swing=(DAC Swing)*R3|(0.5*R4)/R2+R3|(0.5*R4)7.LOSS=20lg(DAC Swing/Mod Input Swing)第9页/共29页IQ调制器最大输出功率、噪声系数与ACPR计算1.IQ调制器输入信号Vpp=1V,电压增益=-3dB,输出阻抗=50欧姆Pout=10lg(0.5*1*0.5)2*1000/50/2=-0.2dBm2.IQ调制器芯片底噪为-159dBm/Hz,热噪声=-174dBm/HzNF=-159-(-174)=153.IQ调制器OIP3=Pout+0.5*IMD=25dBm,输出信号功率=-15dBm最大非线性产物=-15-
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- ADCDAC 选型 匹配 电路设计 解析
限制150内