CMOS模拟集成电路设计ch差分放大器实用.pptx

《CMOS模拟集成电路设计ch差分放大器实用.pptx》由会员分享，可在线阅读，更多相关《CMOS模拟集成电路设计ch差分放大器实用.pptx（30页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、4.1 单端与差动的工作方式差动信号 定义为两个结点电位之差，且这两个结点的电位相对于某一固定电位（“共模”CM电平）大小相等，极性相反，结点的阻抗也必须相等。1单端信号单端信号的参考电位为某的参考电位为某一固定电位一固定电位(通常为地电位通常为地电位)差动信号差动信号差动信号差动信号第第1页页/共共30页页2耦合使信号损坏耦合使信号损坏差动对耦合噪差动对耦合噪声的抑制声的抑制第第2页页/共共30页页差动工作的抗干扰能力3电源线上的干扰会影响共模电平，但不影响差分输出VOUT=VX-VY第第3页页/共共30页页4 有效抑制共模噪声有效抑制共模噪声 增大了可得到的电压摆增大了可得到的电压摆幅幅(

2、单端输出的两倍单端输出的两倍)偏置电路相对简单偏置电路相对简单 线性度相对高线性度相对高 和单端电路相比，差分电路规模加倍和单端电路相比，差分电路规模加倍 差动工作方式特点差动工作方式特点第第4页页/共共30页页4.2 基本差动对定性分析差模大信号特性（Vin1-Vin2 从-变化到+）5Vin1比Vin2更负，M1截止，M2导通，ID2=ISS，因此Vout1=VDD,Vout2=VDD-RDISS当Vin1比Vin2更正时，差动对两侧情况正好与上述情况相反。Vin1逐渐增大，M1开始导通，ID1增大，Vout1减小；由于ID1+ID2=ISS，ID2减小，Vout2增大；当Vin1=Vin

3、2 时，Vout1=Vout2=VDD-RDISS/2第第5页页/共共30页页6Vin1=Vin2（即平衡状态）附近，增益最大，线性度好输出端的最大电平和最小电平分别是VDD和VDD-RDISS，与输入共模电平无关两个特点：两个特点：第第6页页/共共30页页共模大信号特性 （Vin,CM从0变化到VDD）n当当Vin,CM0时，时，ID1=ID2=ID3=0，M1、M2截截止止，M3处于三极管区处于三极管区n当当Vin,CM足够大时足够大时Vin,CM VGS1+(VGS3-VTH3)，M1、M2、M3都进入饱和区，电路处都进入饱和区，电路处于正常工作状态于正常工作状态nVin,CM进一步增加

4、进一步增加Vin,CMVout1+VTH，M1和和M2进入三极管区进入三极管区第第7页页/共共30页页输出摆幅：VDD Vout 所以共模电平一般选在所以共模电平一般选在右侧附近 因此，因此，V Vin,CMin,CM允许的范围允许的范围输入共模范围输入共模范围（input common mode range,input common mode range,ICMRICMR)是：是：只要在只要在ICMR范围内范围内第第8页页/共共30页页定量分析大信号分析（略）9n小信号分析n n方法一（叠加法）（略）方法一（叠加法）（略）Rs1/gm2第第9页页/共共30页页方法二（半边电路法）辅助定理：考

5、虑图中所示的对称电路，其中D1和D2代表任何三端有源器件。假设Vin1从V0变化到V0+Vin，Vin2从V0变化到V0-Vin，那么，如果电路仍保持线性，则Vp值保持不变。假定0。辅助定理说明了辅助定理说明了P点可以认为是点可以认为是“交流地交流地”第第10页页/共共30页页 利用P点交流地的特点，电路可等效为两个独立的部分，即“半边电路”概念。11第第11页页/共共30页页如果差动对的输入信号不是全差动的，可以将此任意信号表示为差模分量和共模分量。12第第12页页/共共30页页非理想性包括：尾电流源ISS的内阻RSS不是无穷大RD1和RD2之间有失配 M1和M2之间有失配（W/L、VTH等

6、）4.3 共模响应差动电路对共模扰动影响具有抑制作用，理想差动电路的共模增益为零；但是实际上有以下一些非理想的因素第第13页页/共共30页页小信号共模特性RSS对共模响应的影响VP随Vin,CM的变化而变化，若Rss为有限大小，则尾电流随VP增加而增加，Vout1和Vout2会随之减小。但如果电路完全对称，Vout1和Vout2仍然相等，不会引入差分增益共模增益为：第第14页页/共共30页页小信号共模特性RD失配对共模响应的影响失配会引入差分增益第第15页页/共共30页页小信号共模特性输入管失配对共模响应的影响从前面的分析可以看出，要获得好的共模抑制效果，从前面的分析可以看出，要获得好的共模抑

7、制效果，主要要做到两个方面：主要要做到两个方面：良好的匹配和大的良好的匹配和大的Rss第第16页页/共共30页页17共模抑制比用来CMRR来综合反映差分放大能力和共模抑制能力当信号频率增大时，寄生电容C1的存在使等效的Rss减小，CMRR下降。第第17页页/共共30页页4.4 MOS为负载的差动对类似单级放大器，差动对的负载也可以采用二极管连接的MOS或者电流源作负载二极管连接的MOS作负载18第第18页页/共共30页页电流源负载的差动对19第第19页页/共共30页页共源共栅级差动对20第第20页页/共共30页页练 习1第第21页页/共共30页页练 习2第第22页页/共共30页页23第第23页页/共共30页页24第第24页页/共共30页页练 习3第第25页页/共共30页页第第26页页/共共30页页第第27页页/共共30页页第第28页页/共共30页页第第29页页/共共30页页30感谢您的欣赏！感谢您的欣赏！第第30页页/共共30页页