白中英计算机组成原理输入输出系统.pptx

《白中英计算机组成原理输入输出系统.pptx》由会员分享，可在线阅读，更多相关《白中英计算机组成原理输入输出系统.pptx（76页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、26三月20231目录8.1外围设备的速度分级与信息交换方式了解8.2程序查询方式了解8.3程序中断方式掌握8.4DMA方式掌握8.5通道方式了解8.6通用I/O标准接口了解第1页/共76页26三月20232考研大纲要求(一)I/O系统基本概念(二)外部设备(三)I/O接口(I/O控制器)1.I/O接口的功能和基本结构2.I/O端口及其编址(四)I/O方式1.程序查询方式2.程序中断方式3.DMA方式DMA控制器的组成；DMA传送过程。4.通道方式第第7 7章章中断的基本概念中断的基本概念中断响应过程中断响应过程中断处理过程中断处理过程多重中断和中断屏蔽的概念多重中断和中断屏蔽的概念第2页/共

2、76页26三月202338.1 外围设备的速度分级与信息交换方式8.1.1外围设备的速度分级8.1.2信息交换方式第3页/共76页26三月202348.1.1 外围设备的速度分级根据外设的工作速度，CPU与外设的定时方式有以下3种：速度极慢或简单的外围设备CPU直接接收或发送数据。慢速或中速的外围设备采用异步定时方式，或称为应答式数据交换；CPU与外设之间通过两个相互的联络信号来决定开始数据传送的时间。高速的外围设备采用同步定时方式；CPU以等间隔的速率执行输入输出指令。询问信号询问信号应答信号应答信号由时钟脉冲控制由时钟脉冲控制如何使如何使CPUCPU与外与外设同步工作设同步工作如：机械开关

3、、发光二极管如：机械开关、发光二极管如：键盘、显示器如：键盘、显示器如：主存、辅存如：主存、辅存第4页/共76页26三月202358.1.2外设信息交换方式程序查询方式早期计算机中使用的一种方式，效率低。程序中断方式适用于随机出现的服务。直接内存访问（DMA）方式适用于内存和高速外围设备之间大批数据交换的场合。通道方式增加一个具有特殊功能的处理器通道，将CPU的输入输出权力下放。外围处理机方式(PPU)是通道方式的进一步发展。动画演示：8-1.swf8-1.swf第5页/共76页26三月20236程序查询方式工作过程CPU传送数据之前先检查外设的状态，若没有准备好，则继续查询等待，直至外设就绪

4、即进行数据传送。硬件要求只需接口电路的状态、数据口，不需增加其他控制电路。特点CPU主动查询，程序控制数据传送过程，简单易行；每次查询之后只能传送一个字或一个字节的数据，数据传输率不高，CPU时间浪费较多。适用场合CPU不太忙且对传送速度要求不高的系统。第6页/共76页26三月20237工作过程CPU有传送要求时，启动外设后可处理其他事件，当外设准就绪后，通过中断的方式和CPU完成数据传送工作。硬件要求需要附加的中断控制电路。特点一定程度上实现了CPU和外设的并行工作；中断操作过程增加了软硬件的开销，且每次数据传送只能传送一个字或一个字节的数据，数据传送效率低。适用场合CPU与慢速外设之间的数

5、据传送。程序中断方式第7页/共76页26三月20238工作过程CPU分配总线使用权之后，在硬件DMA控制器（DMAC）的控制下完成存储器与高速外设之间的大量数据的传送。硬件要求需要相应的DMA控制器及数据通路，电路结构复杂，硬件开销大。特点数据传送不需要经过CPU，直接由硬件控制；外设与存储器之间的数据传送量大。适用场合包含有高速外设的系统中。存储器与外设之间存储器与外设之间数据交换时使用数据交换时使用直接内存访问（DMA）方式第8页/共76页26三月20239通道方式工作过程CPU将IO控制的权利下放给通道，由通道统一管理所有的输入输出操作。硬件要求需要IO通道（也称IO处理器，IOP）；通

6、道是一个具有特殊功能的处理器。特点硬件代价较高；IO传送的效率高，并且减轻了CPU的工作负担。适用场合高性能要求的系统中。第9页/共76页26三月2023108.2 程序查询方式 CPUIN AL,DX数据总线数据总线地址总线地址总线/RD/WR/MIOIO0地址信息地址信息0ALOUT DX,AL00地址信息地址信息AL数据的输入数据的输入输出完全由输出完全由程序控制！程序控制！第10页/共76页26三月2023111、设备编址统一编址方式统一编址方式将I/O系统与主存系统作为一个整体进行编址；优点：访问I/O端口可使用访存指令，操作类型多样，使用灵活；I/O端口有较大的编址空间；缺点：占用

7、主存空间，使实际主存容量减小；I/O访问的指令字长较长，执行速度慢。00000HFFFFFH以以2020位主存地址、位主存地址、1616位位I/OI/O地址为例地址为例主主存存储储器器I/O设设备备EFFFFHF0000H第11页/共76页26三月2023121、设备编址独立编址方式独立编址方式将I/O系统与主存系统分别编址；特点：I/O端口地址不占用主存空间；使用专用的I/O指令，指令字长短，执行速度快；与主存空间区分容易。00000HFFFFFH主主存存储储器器I/O设设备备0000HFFFFH以以2020位主存地址、位主存地址、1616位位I/OI/O地址为例地址为例第12页/共76页2

8、6三月2023132、输入/输出指令IO指令输入指令：INAL/AX,DX/PORT从指定端口读入一个字节/字数据到累加器；输出指令：OUTDX/PORT,AL/AX将累加器中的一个字节/字数据送到指定端口输出；IO指令一般的功能：对I/O接口的控制触发器置1或0，控制其进行某些操作；CPU向IO接口发命令字；测试设备的某些状态；CPU读取IO接口的状态字；输入或输出数据；CPU与IO接口之间的数据传送；以数据形式传送以数据形式传送控制、状态信息控制、状态信息第13页/共76页26三月2023143、程序查询方式的接口CPU通过地址信号选中某设备接口；CPU通过向该接口发送命令字的方式，启动外

9、设；外设开始工作后，设置当前“忙”状态；CPU与外设通过接口内部的数据缓冲器传送数据；动画演示：8-2.swf8-2.swf第14页/共76页26三月2023154、程序查询输入/输出方式程序执行动作如下：CPU请求数据传送；CPU从I/O接口读入状态字；检查状态字中的标志；未就绪，则重复、步，直到设备就绪为止。CPU输入或输出数据，同时复位接口中的状态标志。特点可通过改变查询顺序修改设备的优先权；CPU工作效率低；动画演示：8-3.swf8-3.swf第15页/共76页26三月2023168.3 程序中断方式8.3.1中断的基本概念8.3.2程序中断方式的基本IO接口8.3.3单级中断8.3

10、.4多级中断8.3.5中断控制器8.3.6PC系列机中断机制第16页/共76页26三月2023178.3.1 中断的基本概念 定义：中断是指CPU正常运行程序时，由系统内/外部非预期事件或程序中预先安排好的指令性事件引起的，CPU暂停当前程序的执行，转去为该事件服务的程序中执行，服务完毕后，再返回原程序继续执行的过程。注意：中断是一个CPU执行程序的变化过程；所有能引起中断的事件均称为中断源；处理中断事件的中断服务程序是预先设置好的；结束中断返回原程序时，要以原状态返回暂停处继续执行。动画演示：8-4.swf8-4.swf第17页/共76页26三月202318 IRET主程序中断服务程序IP中

11、断请求主程序中断响应中断服务程序中断返回IRET断点IP IP IP中 断 过 程 示 意第18页/共76页26三月202319有关中断中断处理过程是由硬件和软件结合来完成的。为什么要使用中断？解决速度问题，使CPU和I/O并行工作；对意外情况(如磁盘损坏、运算溢出等)能够及时处理。在实时控制领域中，及时响应外来信号的请求。中断系统需要解决的问题各中断源如何向CPU发出中断请求；有多个中断源时，如何确定优先级；CPU在什么条件、什么时候、以什么方式响应中断；如何保护/恢复现场、如何转入中断服务程序的入口地址；如何处理多重中断。第19页/共76页26三月2023201.中断请求CPU在结束一个指

12、令周期后，检测中断请求信号；2.中断响应关中断；保护断点现场；判断中断源，获取中断向量；根据中断向量转入中断服务程序执行；3.中断服务保护CPU现场；执行中断服务程序；开中断；恢复CPU现场；4.中断返回恢复断点现场，返回主程序继续执行；由硬件自动完成由硬件自动完成CPU的中断处理流程由软件完成由软件完成第一个问题：第一个问题：CPUCPU公操作时检测保存中公操作时检测保存中断请求信号的寄存器断请求信号的寄存器对对CPU内部寄存器的保护与恢复内部寄存器的保护与恢复第三个问题：第三个问题：避免再次中断影响当前中避免再次中断影响当前中断响应，屏蔽中断源；断响应，屏蔽中断源；可实现中断优先权管理可实

13、现中断优先权管理第四个问题：第四个问题：中断处理过程由中断处理过程由软硬件结合完成软硬件结合完成由软硬件共同完成由软硬件共同完成第二个问题：第二个问题：为保证为保证CPUCPU能够正常能够正常返回主程序返回主程序第20页/共76页26三月202321中断向量中断向量：中断服务程序的入口地址，包括段地址和段内偏移地址，共4个字节的内容；CPU响应中断时，将中断源对应的中断向量送入CS、IP寄存器中，以跟踪中断服务程序的执行。中断向量表：集中存放系统中所有中断向量的存储区。8086PC机中，将存储器物理地址为03FFH的1024个单元作为中断向量表，每个向量占用4个字节，可容纳256个中断向量。第

14、21页/共76页26三月202322 中断向量表0000:00000000:00010000:00020000:0003 0000:00200000:00210000:00220000:0023 0000:03FC0000:03FD0000:03FE0000:03FF类型号 0类型号 8类型号 255偏移地址段地址偏移地址段地址偏移地址段地址每个中断向量每个中断向量在中断向量表在中断向量表中的序号，值中的序号，值为为0 0255255。中断类型号第22页/共76页26三月202323用中断向量赋值用中断向量赋值CSCS、IPIP中断类型号与中断向量中断类型号（n）4中断向量在表中的偏移地址如：

15、n8，则应从向量表20H23H中取出中断向量中断源提供中断类型号n4中断向量地址查表查表中断向量CPU转向中断服务程序执行 CPU使用向量中断的过程：第23页/共76页26三月202324中断处理流程动画演示：8-5.swf8-5.swf由中由中断隐断隐指令指令执行执行第24页/共76页26三月202325中断处理过程中的问题第一个问题CPU只有在一条指令执行完毕转入公操作时时，才能处理外设的中断请求。第二个问题为了保证中断服务程序执行完毕后，能够正确地返回到原断点位置，则必须保存PC和当前CPU的状态到堆栈中。第三个问题CPU在中断响应期间，还可能有新的中断请求。为了不致于造成混乱，中断管理

16、部件中必须有中断屏蔽触发器，在中断响应期间屏蔽其他中断源。第四个问题中断处理过程是由硬件和软件结合来完成的；中断周期由硬件实现，中断处理程序由机器指令序列实现。中断返回时再恢复断点状态中断返回时再恢复断点状态对中断源的优先权管理对中断源的优先权管理第25页/共76页26三月2023268.3.2 程序中断方式的基本I/O接口接口内部组成数据缓冲寄存器；就绪触发器RD、忙状态触发器BS、允许中断触发器EI；中断向量产生逻辑；CPU的相应部件中断请求触发器IR、中断屏蔽触发器IM；程序中断的数据传送过程：CPU启动外设外设准备就绪后，向CPU请求中断CPU接受请求，完成数据传送第26页/共76页2

17、6三月202327程序中断方式数据传送示意就绪触发器就绪触发器允许触发器允许触发器忙状态触发器忙状态触发器中断请求中断请求触发器触发器中断屏蔽中断屏蔽触发器触发器 数据数据一条指令结束一条指令结束 数据数据10110IF=0001动画演示：8-6.swf8-6.swf第27页/共76页26三月202328中断处理的策略根据计算机系统对中断处理的策略的不同，可分为：单级中断系统所有的中断源都属于同一个级别，不允许有中断嵌套；多级中断系统中断源分为不同的级别，可以发生中断嵌套，高优先权的中断源请求可以打断低优先权的中断服务；实现方法进入中断服务时的中断屏蔽设置；第28页/共76页26三月20232

18、98.3.3单级中断单级中断中，所有中断源属于同一个级别，不允许中断嵌套。中断请求信号优先权高优先权低中断响应信号动画演示：8-7.swf8-7.swf第29页/共76页26三月2023302、单级中断源的识别 串行排队链法 动画演示：8-8.swf8-8.swf排队链中断响应信号中断排队输入信号；由高优先权中断得到中断排队输出信号选中信号中断源的中断请求信号第30页/共76页26三月202331中断向量的产生1.向量中断由硬件直接产生一个与该中断源对应的向量地址；向量地址中断源的中断服务程序入口地址；要求：在硬件设计时考虑所有中断源的向量地址。2.位移量中断由硬件直接产生一个位移量，该位移量

19、加上CPU中某寄存器中的基地址，得到中断处理程序的入口地址。3.向量地址转移由硬件直接产生一个该中断源对应的固定地址码，该地址码中存放可转入中断服务程序的入口地址。第31页/共76页26三月2023328.3.4 多级中断当CPU正在执行某个中断服务程序时，另一个中断源又提出了新的中断请求，而CPU再次响应这一新的请求；暂停当前的中断服务程序，转去执行新的中断服务程序。多级中断中需要进行优先权的控制和判断。第32页/共76页26三月202333一维多级中断结构每级仅有一个中断源；中断屏蔽触发器IM其状态决定对应级别的中断源是否能够被响应；中断优先权控制当某中断源的请求被响应时，将同时设置低级中

20、断源的IM=1，而高级中断源的IM=0，可以发生中断嵌套。一维多级中断结构第33页/共76页26三月202334二维多级中断结构二维多级中断结构每级包含多个中断源;同级的中断源的服务是不能嵌套的；若设备E、F、H同时请求中断，则先响应设备E；此时，若设备D请求中断，则不响应；若设备B请求中断，则打断设备E的中断服务，嵌套响应设备B；动画演示:8-9.swf8-9.swf第34页/共76页26三月202335CPU内部的中断请求/屏蔽寄存器对于每一个中断源，CPU内部会有一个中断请求触发器和一个中断屏蔽触发器，用于管理当前该中断源的状态；中断请求触发器：1有请求；0无请求；中断屏蔽触发器：1被屏

21、蔽；0未被屏蔽；若系统中共有n级中断，则有两个n位中断请求寄存器和中断屏蔽寄存器；CPU响应中断时，系统需要进行优先权控制，实现正常的中断嵌套；置“1”（关闭）本级和低级的中断屏蔽触发器；清“0”（开放）更高级的中断屏蔽触发器；第35页/共76页26三月202336单重中断和多重中断的服务程序流程中断否？保护现场设备服务恢复现场 开中断中断返回取指令执行指令中断服务程序 中断响应 程序断点进栈 关中断 向量地址 PC中断周期是中断返回保护现场设备服务恢复现场开中断开中断开中断中断隐指令中断隐指令否取指令执行指令中断否？否 中断响应 程序断点进栈 关中断向量地址 PC中断周期是中断服务程序单重

22、多重 第36页/共76页26三月2023372、多级中断源的识别独立请求方式的中断优先级排队与中断向量产生逻辑；第37页/共76页26三月202338课本P249【例1】如图8.9的二维中断系统中。问：1.在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级。在中断情况下，CPU的优先级最低；各设备的优先次序为(ABC)(DEF)(GHI)CPU*括号中的为同级中断源，不可进行中断嵌套，但同时请求时会有优先权的区分；第38页/共76页26三月202339课本P249【例1】如图8.9的二维中断系统中。问：2.若CPU现执行设备B的中断服务程序，则IM2、IM1、IM0的状

23、态是什么？如果CPU执行设备D的中断服务程序，则IM2、IM1、IM0的状态又是什么？由于设备B的优先权最高，则在执行设备B的中断服务时要禁止同级和低级所有中断源的请求，因此IM2IM1IM0=111；若执行设备D的中断服务，则设备A、B、C均可发生中断嵌套，因此IM2IM1IM0=011；第39页/共76页26三月202340课本P249【例1】如图8.9的二维中断系统中。问：3.每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么措施可以实现？每一级的IM只能对同级所有设备进行屏蔽，无法实现对个别设备的单独屏蔽；若要单独屏蔽个别设备，则可在该设备的接口中实现，将接口内的E

24、I（中断允许标志）清0；4.若要使设备C一提出中断请求，CPU立即响应，则应如何调整?使设备C的优先权最高，即可满足题目要求；可将设备C单独设置为第3级中断，并令IM3=0即可。第40页/共76页26三月202341多级中断的中断屏蔽技术关中断即使有中断源产生中断请求，但CPU因某种条件存在而不会中止现行程序，发生中断；中断屏蔽用程序方式有选择地封锁某些中断源，而允许另一些中断响应。实现多级中断的条件提前设置“开中断”指令。优先级高的中断请求有权中断优先级低的中断服务。由屏蔽字决定是否有权中断由屏蔽字决定是否有权中断第41页/共76页26三月202342多级中断的中断屏蔽技术中断屏蔽的实现方法

25、：设优先级从高到低依次为：7、6、5、4、3、2、1、0；则当响应第3级中断时中断屏蔽字设为：00001111改变优先级的方法：修改屏蔽字欲使第2级中断的优先权高于第3级；则可设置第3级中的屏蔽字设为：00001011第2级中的屏蔽字设为：00001111第42页/共76页26三月202343中断屏蔽技术举例例：某机有5个中断源L0L4，按中断响应优先级从高到低为L0L1L2L3L4，现要求将中断处理次序改为L1L3L4L0L2，请写出各中断源的屏蔽字。中断源中断源屏蔽字（屏蔽字（L0L1L2L3L4）L0L1L2L3L41010011111001001011110101第43页/共76页26

26、三月2023448.3.5 中断控制器第44页/共76页26三月2023458.3.6PC系列机中断机制中断源外部中断异常中断不可屏蔽中断NMI可屏蔽中断INTR异常中断指令中断INT n除法错中断单步中断断点中断溢出中断由执行指令引起由执行指令引起的中断。的中断。由由随机的硬件信随机的硬件信号号引起的中断；引起的中断；动画演示：8-12.swf第45页/共76页26三月202346不可屏蔽中断NMI由CPU的NMI引脚引入该中断请求，CPU得到该中断请求立即响应，不需要CPU发响应信号；中断类型号固定为2；中断优先权高于可屏蔽中断INTR，一般用于系统对紧急情况的处理，用户不能使用；常见的N

27、MI中断：系统RAM奇偶校验错、I/O通道校验错、协处理器出错等。第46页/共76页26三月202347可屏蔽中断INTR由CPU的INTR引脚引入该中断请求；该中断请求只有在CPU的中断允许标志位IF=1时，CPU才会通过发回响应信号的方式响应；CPU对INTR中断的响应控制可由STI（允许响应INTR中断）、CLI（禁止响应INTR中断）两条指令完成。此类中断的中断类型号由中断源提供；常见的INTR中断：外部设备的中断请求，如I/O设备的数据传送请求，用户可自行设计；第47页/共76页26三月202348指令中断INT n由CPU执行在程序中预先安排好的中断指令引起的；该中断是可预期的、且

28、不可屏蔽的；处理该中断时，CPU不需要发响应信号；指令的操作数字段（n）即为中断类型号；中断类型号的范围为5n255；这类中断包括BIOS中断、DOS中断以及一些未定义的自由中断（可由系统扩充或根据应用需要自定义）。第48页/共76页26三月202349异常中断由CPU内部的突发事件引起的中断，是不可屏蔽中断；其中断类型号固定；除法错中断类型号为0；执行除法指令时，除数为0，或除得的商大于规定位数；单步中断类型号为1；断点中断类型号为3；溢出中断类型号为4；该类中断的实质由CPU运行过程中的突发事件引起系统在适当位置自动添加一条中断指令，然后由CPU执行该指令引起的中断；同指令中断一样，处理该

29、中断时，CPU不需要发响应信号。第49页/共76页26三月202350外部中断指令中断内部异常中断硬件故障中断软 件 故 障 中 断第50页/共76页26三月202351各类中断的比较中断产生中断产生的特点的特点中断类型号的中断类型号的来源来源CPU是是否应答否应答可屏蔽性可屏蔽性NMI中断中断随机性随机性突发性突发性系统固定为系统固定为2 2不需要不需要不可屏蔽不可屏蔽INTR中断中断随机性随机性突发性突发性由中断源提供由中断源提供需要需要可屏蔽（可屏蔽（IFIF）指令中断指令中断可预期可预期由指令提供由指令提供不需要不需要不可屏蔽不可屏蔽内部中断内部中断随机性随机性突发性突发性系统固定为系

30、统固定为0 0、1 1、3 3、4 4不需要不需要不可屏蔽不可屏蔽(除单步中断除单步中断TF)TF)第51页/共76页26三月2023528.4 DMA方式DMA（直接内存访问）方式完全由硬件控制执行I/O交换的工作方式；DMAC完全接管系统总线的控制权，利用总线控制数据在主存和外设之间的直接传送，所交换的数据不经过CPU。DMA特点速度快，但硬件复杂度高。DMA方式中，DMAC的工作：接受外设的DMA请求，并提交给CPU；接管总线的控制权，控制主存和外设之间的数据传送；完成数据传送后，交还总线使用权。磁盘与主存之间的数据传送磁盘与主存之间的数据传送8.4.1 DMA的基本概念第52页/共76

31、页26三月2023538.4.2 DMA传送方式DMA传送时，CPU不能使用总线，会影响CPU的工作效率；当CPU需要访存，或者访问外设时，程序会阻塞；可使DMAC与CPU分时复用总线；常用的DMA传送方式停止CPU访问方式早期使用的一种方式；周期挪用方式（周期窃取方式）适用于外设读写周期大于主存的存取周期的系统中；DMA与CPU交替访问方式（透明DMA方式）适用于CPU周期大于主存存取周期的系统中；每次挪用的一个总线每次挪用的一个总线周期，对于周期，对于DMACDMAC来说来说需要需要2-52-5个周期，用个周期，用于总线控制权的申请、于总线控制权的申请、建立和归还。建立和归还。第53页/共

32、76页26三月202354停止CPU访问方式工作过程DMA传送期间，由DMAC长期占用总线，CPU不能访存，只有DMA传送结束时才将总线归还给CPU使用；特点控制简单，适于高速外设的数据成组传送；内存使用效率不高。(一般外设的读写周期远大于主存的存取周期)第54页/共76页26三月202355周期挪用方式工作过程每次DMA传送，都是通过外设挪用一个或几个主存周期，分别完成数据的成块传送。特点：主存使用效率较高，常用；CPU和外设访存冲突时，外设优先访问。第55页/共76页26三月202356DMA与CPU交替访存方式工作过程将CPU的工作周期一分为二，分别用于DMA和CPU访存；特点：对主存的

33、访问时间不会发生冲突，也不需要总线控制权的申请建立和归还过程；透明DMA方式DMA传送不影响CPU的工作；第56页/共76页26三月2023578.4.3 DMA控制器1、DMA控制器的基本组成第57页/共76页26三月2023582、DMA数据传送过程DMA请求DMAC向CPU请求总线使用权；DMA响应CPU给DMAC分配总线使用权；DMA传送DMAC寻址外设和存储器；DMAC控制外设与主存之间的数据传送，并检测是否传送结束；DMA结束DMAC归还总线使用权。之前要有对之前要有对DMAC芯芯片的编程操作片的编程操作传传送前的预处理送前的预处理第58页/共76页26三月202359DMA方式和

34、中断控制方式的区别数据传送的实现方式中断程序传送；DMA硬件实现；CPU响应请求的时间中断一个指令周期结束；DMA一个总线周期结束；请求的目的中断CPU的服务；DMA总线的使用权；是否需要保护现场中断需要；DMA不需要（CPU不参与数据传送）；DMA的优先权高于中断的优先权。第59页/共76页26三月2023608.4.4 DMAC的类型1.选择型DMAC特点物理上，可以连接多个设备；逻辑上，只允许连接一个设备；选择型DMAC相当于一个逻辑开关；只增加少量硬件，可实现为多个设备服务的目的；适用于数据传输率很高的设备；第60页/共76页26三月2023612.多路型DMAC特点物理上，可以连接多

35、个设备；逻辑上，也允许多个设备同时工作；各设备以字节交叉方式进行数据传送；DMAC内部需要多组寄存器；设备对DMAC的请求可采用链式，或独立请求方式；第61页/共76页26三月202362课本P260【例3】设有磁盘、磁带、打印机三个设备同时工作。各设备发出DMA请求的时间间隔如下磁盘30s；磁带45s；打印机150s；设优先权为磁盘最高，磁带次之，打印机最低；已知DMAC每完成一次DMA传送所需的时间是5s。若采用多路型DMAC，则请画出DMAC为三个设备服务的工作时间图。第62页/共76页26三月202363 T4T6 T7T2为磁盘 服务T5T8T3为磁带 服务为打印机服务T15sDMA

36、 请求打印机tDMA 请求DMA 请求DMA 请求45s磁带tDMA 请求DMA 请求DMA 请求DMA 请求30s磁盘t课本P260【例3】图解第63页/共76页26三月2023648.5 通道方式8.5.1通道的功能8.5.2通道的类型8.5.3通道结构的发展第64页/共76页26三月2023658.5.1 通道的功能1.通道的功能执行通道指令、组织外围设备和内存进行数据传输;按I/O指令要求启动外围设备，向CPU报告中断。2.CPU对通道的管理CPU通过执行I/O指令控制通道的数据传送；CPU处理来自通道的中断，实现对通道的管理；一种是数据传送结束中断；一种是故障中断。3.通道对设备控制

37、器的管理通道使用通道指令控制I/O模块进行数据传送操作；通道接收通道状态字了解外设的状态。第65页/共76页26三月202366通道结构动画演示：8-20.swf第66页/共76页26三月2023678.5.2 通道的类型选择通道物理上可以连接多个设备，但这些设备不能同时工作；某一段时间内通道只能选择一个设备进行工作。多路通道同一时间能处理多个I/O设备的数据传输。多路通道的类型数组多路通道利用设备寻址的空隙为其他设备服务；字节多路通道利用设备数据传送中字节之间的空隙为其他设备服务；高速通道高速通道多路转换通路多路转换通路连接高速设备连接高速设备连接低速设备连接低速设备第67页/共76页26三

38、月2023688.5.3 通道结构的发展通道结构的I/O处理器输入输出处理器(IOP)IOP可以和CPU并行工作，提供高速的DMA处理能力，实现数据的高速传送；IOP不独立于CPU工作，它是主机的一个部件；外围处理机（PPU）PPU独立于主机工作的。第68页/共76页26三月2023698.6 通用I/O标准接口并行I/O标准接口SCSI（小型计算机系统接口）设计思想来源于IBM大型机系统的I/O通道结构；目的是使CPU摆脱对各种设备的繁杂控制。它是一个高速智能接口，可以混接各种磁盘、光盘等设备。高速串行I/O标准接口IEEE1394苹果公司开发的高速串行I/O标准接口；具有数据传送速度高、实

39、时性好、连接方便等特点。1394接口在家电等消费类设备的连接应用方面有很好的前景。第69页/共76页26三月20237009年考研真题22.下列选项中，能引起外部中断的事件是（）A.键盘输入B.除数为0C.浮点运算下溢D.访存缺页A第70页/共76页26三月20237109年考研真题43.（8分）某计算机主频为500MHz，CPI为5（即执行每条指令平均需要5个时钟周期）。假设某外设的数据传速率为0.5MB/S,采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。（1）在中断方式下，CPU用于该外设I/O的时间占整个

40、CPU时间的百分比是多少？（2）当该外设的数据传输率达到5MB/S时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？第71页/共76页26三月202372（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？CPU每次中断所需的时钟周期数为：（18+2）*5=100外设数据传输率0.5MB/s，每次中断传送32位数据；外设每秒申请中断的次数为：0.5MB/4B=1250001秒钟内用于中断的时钟周期数为：100*125000=12.5MCPU

41、用于外设I/O的时间占整个CPU时间的百分比：12.5M/500M=2.5%第72页/共76页26三月202373（2）当该外设的数据传输率达到5MB/S时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？1秒钟内需产生的DMA次数为：5MB/5000B=1000次1秒钟内CPU用于DMA处理的总时钟周期数为：1000*500=0.5M个时钟周期CPU用于外设的时间占整个CPU时间的百分比为：0.5M/500M=0.1%第73页/共76页26三月20237410年考研真题21、单级中断系统中，中断服务程序执行顺序是（）I、保护现场II、开中断III、关中断IV、保存断点V、中断事件处理VI、恢复现场VII、中断返回A、I-V-VI-II-VIIB、III-I-V-VIIC、III-IV-V-VI-VIID、IV-I-V-VI-VIIA第74页/共76页26三月202375本章作业P2691、2、4、12、13、14、15、16（课本）8（作业本）第75页/共76页26三月202376感谢您的观看！第76页/共76页