数字电路康华光第五ch逻辑门电路.pptx

《数字电路康华光第五ch逻辑门电路.pptx》由会员分享，可在线阅读，更多相关《数字电路康华光第五ch逻辑门电路.pptx（84页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1逻辑门:用以实现逻辑运算的电子电路。分类：二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门第1页/共84页2 由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。100VVCC高电平低电平注意：第2页/共84页33.1 分立元件逻辑门电路 二极管的开关特性 v vi 二极管从反向截止到正向导通的时间极短，可以忽略不计；但二极管从正向导通到反向截止要经过反向恢复的过程，反向恢复时间为tre。外加正向电压，二极管导通，相当于开关闭合；外加反向电压，二极

2、管截止，相当于开关断开。第3页/共84页4输入A、B、C全为“1”时，输出 L为“1”。输入A、B、C有“0”时，输出 L 为“0”。0V0V0V0V0V3V+12VRDADCABLDBC3V3V3V0V00000010101011001000011001001111ABLC 真值表0V3V 二极管与门电路第4页/共84页5有“0”出“0”，全“1”出“1”。L=A B C逻辑表达式：逻辑符号：&ABLC00000010101011001000011001001111ABLC 真值表实现“与”逻辑关系第5页/共84页60V0V0V0V0V3V3V3V3V0V000000111011110110

3、01011101011111ABLC 真值表3V3V-12VRDADCABLDBC输入A、B、C全为“0”时，输出 L 为“0”。输入A、B、C有“1”时，输出 L为“1”。二极管或门电路第6页/共84页7有“1”出“1”，全“0”出“0”。00000011101111011001011101011111ABLC 真值表实现“或”逻辑关系L=A+B+C逻辑表达式：逻辑符号：ABLC 1第7页/共84页8 BJT的开关特性BJT截止，iB 0，iC 0，vOVCEVCC，c、e极之间近似于开路,相当于开关断开。vI=0V时：vI=5V时：BJT饱和，iB=IBS，iC=ICS，vOVCES0.2

4、V，c、e极之间近似于短路,相当于开关闭合。第8页/共84页9很小，约为数百欧，相当于开关闭合可变 很大，约为数百千欧，相当于开关断开 c、e间等效内阻VCES 0.20.3 VVCEVCCiCRcVCEO VCC管压降 且不随iB增加而增加ic iBiC 0集电极电流 发射结和集电结均为正偏 发射结正偏，集电结反偏 发射结和集电结均为反偏偏置情况工作特点 iB iB0条件饱 和放 大截 止工作状态 0 iB BJT的工作状态及特点iCICS第9页/共84页10BJT的开关时间从截止到导通：开通时间ton=td+tr从导通到截止：关闭时间toff=ts+tf BJT饱和与截止两种状态的相互转换

5、需要一定的时间才能完成。第10页/共84页11 1 0截止截止饱和 逻辑表达式：LA“0”10“1”“0”“1”AL真值表逻辑符号：1AL BJT非门电路第11页/共84页12CL的充、放电过程均需经历一定的时间，必然会增加输出电压O波形的上升时间和下降时间，导致基本的BJT反相器的开关速度不高。基本BJT反相器的动态性能若带电容负载故需设计有较快开关速度的实用型TTL门电路。第12页/共84页13CMOS集成电路 广泛应用于超大规模、甚大规模集成电路 4000系列74HC 74HCT74VHC 74VHCT74LVC 74VAUC 74系列74LS系列74AS系列74ALS1、TTL与CMO

6、S逻辑器件型号系列数字集成电路简介TTL集成电路 广泛应用于中、小规模集成电路第13页/共84页14表面贴装(SMT)集成度高，面积小，引脚密度高2、TTL与CMOS逻辑器件的封装数字集成电路简介双列直插式(DIP)强度高，耐高温性能好第14页/共84页153.2 TTL逻辑门电路 TTL反相器的基本电路 TTL与非门电路 TTL或非门电路 集电极开路门和三态门电路第15页/共84页16输出级T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相反的信号，作为T3和T4输出级的驱动信号；Rb1 4k W

7、Rc2 1.6k W Rc4 130 W T4 D T2 T1+vI T3+vO 负载 Re2 1K W VCC(5V)输入级 中间级输出级 反相器1.电路组成输入级T1和电阻Rb1组成。用于提高电路的开关速度第16页/共84页172.TTL反相器的工作原理（逻辑关系、性能改善）（1）当输入为低电平 T3LRb14k T4T2+5V T1Rc21.6kRc4130 DRe21kA(0.2V)“0”VL=VB4 V BE4 VD=5-0.7-0.7=3.6V(“1”)T1 饱和VB1=0.9VT2、T3截止T4、D导通第17页/共84页18VB4=VC2=0.9V2.TTL反相器的工作原理（逻辑

8、关系、性能改善）（2）当输入为高电平 T3L Rb14k T4T2+5V T1Rc21.6kRc4130 DRe21kA(3.6V)“1”vL=vCES3 =0.2V(“0”)T2、T3饱和T4、D截止VB1=2.1VVC1=1.4VT1 倒置放大第18页/共84页19输入输入A输出输出L0110逻辑真值表 逻辑表达式 L =A T3L Rb14k T4T2+5V T1Rc21.6kRc4130 DRe21kA 第19页/共84页20（3）采用输入级以提高工作速度 当TTL反相器I由3.6V变0.2V的瞬间 T2、T3管的状态变化滞后于T1管，仍处于饱和导通状态。T1管集极电流1iB1很快地从

9、T2的基区抽走多余的存储电荷,使T2迅速脱离饱和进入截止状态。T3L Rb14k T4T2+5V T1Rc21.6kRc4130 DRe21kA T4立刻导通，使T3的集电极电流加大多余的存储电荷迅速从集电极消散而达到截止，从而加速了输出由低电平到高电平的转换。T1 放大第20页/共84页21（4）采用推拉式输出级以提高开关速度和带负载能力当O=0.2V时 T4截止，T3饱和导通，其饱和电流全部用来驱动负载。a)带负载能力当O=3.6V时 T3截止，T4组成的电压跟随器的输出电阻很小，所以输出高电平稳定，带负载能力也较强。T3L Rb14k T4T2+5V T1Rc21.6kRc4130 DR

10、e21kA 第21页/共84页22 O由低到高电平跳变的瞬间，CL充电，其时间常数很小使输出波形上升沿陡直。输出端接负载电容CL时，b)输出级对提高开关速度的作用 而当O由高变低后，CL很快放电，输出波形的下降沿也很好。T3L Rb14k T4T2+5V T1Rc21.6kRc4130 DRe21kA CL第22页/共84页23多发射极BJT T1e1 e 2bc e2e1b c TTL与非门电路第23页/共84页24TTL与非门电路的工作原理 任一输入端为低电平时:TTL与非门各级工作状态 IT1T2T4T3 O输入全为高电输入全为高电平平(3.6V)倒置放大状态倒置放大状态饱和饱和截止截止

11、饱和饱和低电平低电平（0.2V）输入有低电平输入有低电平 (0.2V)饱和饱和截止截止饱和饱和截止截止高电平高电平（3.6V）当输入端全部为高电平时：输出低电平输出高电平 A&BAL=B第24页/共84页25实际的与非门器件74LS002输入4与非门74LS308输入与非门17148&17148&第25页/共84页26或非门 若A、B中有一个为高电平:若A、B均为低电平:T2A和T2B均将截止，T3截止。T4和D饱和，输出为高电平。T2A或T2B将饱和，T3饱和，T4截止，输出为低电平。A1 BA+L=B第26页/共84页27vOHvOL形成低阻通路，产生很大的电流，从而有可能导致器件损坏。集

12、电极开路门和三态门电路1、集电极开路门电路第27页/共84页281）集电极开路与非门电路2）使用时的外电路连接3）逻辑功能L=A B4）OC门输出端连接实现线与VCC第28页/共84页292、三态门(TSL)当EN=3.6V时EN数据输入端数据输入端输出端输出端LAB10010111011100三态与非门真值表 EN第29页/共84页30当EN=0.2V时EN数据输入端数据输入端输出端输出端L LAB10010111011100高阻高阻高电平使能=高阻状态与非逻辑 ZL ABLEN=0_EN=1真值表逻辑符号ABEN&L EN第30页/共84页31ENA2B2E2&ENA3B3E3&ENA1B

13、1E1&三态门的用途：三态门的用途：实现用一根导线轮流传送几个不同的数据或控制信号。G1G2G3L第31页/共84页323.3 MOS逻辑门电路 MOS开关及其等效电路 CMOS反相器 CMOS逻辑门电路 CMOS传输门CMOS漏极开路门和三态门电路 逻辑门电路的外部特性第32页/共84页33MOS管工作在可变电阻区，输出低电平。MOS管截止，输出高电平。当vI=0：当vI=VDD：MOS开关及其等效电路N沟道增强型MOS管第33页/共84页34 MOS管相当于一个由vGS控制的无触点开关。MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管截止，相当于开关“断开”输出为高电平

14、。当输入为低电平时：当输入为高电平时：第34页/共84页35MOS管截止，输出低电平。当vI=0：当vI=VDD：MOS管工作在可变电阻区，输出高电平。P沟道增强型MOS管第35页/共84页36 CMOS 反相器1.工作原理+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V 0V-10V 截止导通10VVTN=2 VVTP=2 V第36页/共84页37 CMOS 反相器1.工作原理+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V 0V-10V 截止导通10V10V10V 0V导通 截止0VVTN=2

15、VVTP=2 V第37页/共84页38 CMOS 反相器1.工作原理+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V 0V-10V 截止导通10V10V10V 0V导通 截止0VVTN=2 VVTP=2 VAL1逻辑符号逻辑表达式vi(A)0vO(L)1 真值表10第38页/共84页39P沟道MOS管输出特性曲线坐标变换输入高电平时的工作情况输入低电平时的工作情况作图分析：第39页/共84页400V10VvA+VDD+10VTP1TN1TP2TN2ABLvBvL与非门1.CMOS 与非门AB&VTN=2 VVTP=2 V逻辑门A B TN1 TP

16、1 TN2 TP2L0 00 11 01 1截止导通截止 导通导通 导通截止截止导通导通截止截止截止截止导通导通1110第40页/共84页41CMOS 与非门工作原理第41页/共84页420V10V或非门2.CMOS 或非门+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止导通截止 导通导通 导通截止截止导通导通截止截止截止截止导通导通1000AB1VTN=2 VVTP=2 V第42页/共84页43CMOS 或非门工作原理第43页/共84页443.异或门电路第44页/共84页451、CMOS漏极开路门 输出短接，在一定情况下会产生

17、低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。漏极开路（OD）门和三态输出门电路+VDDTN1TN2AB+VDDAB01第45页/共84页46漏极开路门的结构与逻辑符号(c)可以实现线与功能。+VDDVSSTP1TN1TP2TN2ABL电路结构 逻辑符号(b)与非逻辑不变；漏极开路门输出连接(a)工作时必须外接电源和电阻;第46页/共84页472、CMOS三态门10011截止导通111高阻 0 输出L输入A使能EN001100截止导通010截止截止X1逻辑功能：高电平有效的同相逻辑门0 1第47页/共84页48传输门(双向模拟开关)1、CMOS传输门电路电路逻辑符号

18、I/Oo/IC等效电路第48页/共84页49电路2、CMOS传输门电路的工作原理 设|VTP|=|VTN|=2V 5V+5V5V到+5VGSN0,TP截止1）当C=0，C=1时“0”=-5V，“1”=+5VI的变化范围为5V+5V第49页/共84页50+5V5VGSP=-5V (-3V+5V)=2V 10VGSN=5V (-5V+3V)=(10 2)V b、I=-3V 5VGSNVTN,TN导通a、I=-5V 3VTN导通，TP导通GSP|VT|,TP导通c、I=-3V3V2）当C=1，C=0时第50页/共84页51传输门组成的数据选择器Z=0TG1导通,TG2断开L=XTG2导通,TG1断开

19、 L=YZ=13、传输门的应用12Z第51页/共84页521.电压传输特性 输出电压vO与输入电压vI的关系C CD DE ETTL门电压传输特性A AB BO O1 12 23 31 12 23 34 4 v vI I/V/Vv vO O/V/V测试电路1 1+5V+5Vv vI Iv vO OV VV V逻辑门电路的外部特性第52页/共84页53CMOS门电压传输特性第53页/共84页542.输入和输出的高、低电平输出高电平的典型值VOH输入低电平的上限值VIL输入高电平的下限值VIH输出低电平的典型值VOL电压传输特性O O1 12 23 31 12 23 34 4 V Vi i/V/V

20、V VO O/V/VVOHVOLVILVIH第54页/共84页55高电平噪声容限VNH：当前级门输出高电平时允许负向噪声电压的最大值。低电平噪声容限VNL：当前级门输出低电平时允许正向噪声电压的最大值。3.噪声容限VNH=VOHVIH VNL=VILVOL 在保证输出电平不变的条件下，输入电平允许波动的范围。表示门电路的抗干扰能力。电压传输特性O O1 12 23 31 12 23 34 4 V Vi i/V/VV VO O/V/VVOHVOLVILVIH vO vI 驱动门G1 负载门G2 1 1 第55页/共84页56vI/ViI/mA0121IIHIILIIH 输入高电平电流IIL 输入

21、低电平电流4.输入伏安特性L+5VvIiI 1第56页/共84页575.输出特性拉电流负载IOHIOH 输出高电平电流灌电流负载IOLIOL输出低电平电流“0”“1”FR1“0”“1”F+5VR1第57页/共84页58扇出数：逻辑门在正常工作情况下，所能带同类门电路的最大数目。(a)带拉电流负载 当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。高电平扇出数:扇入数：取决于逻辑门的输入端的个数。6.扇入与扇出数第58页/共84页59(b)带灌电流负载 当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的

22、升高。当输出为低电平，并且保证不超过输出低电平的上限值。低电平扇出数:第59页/共84页607.传输延迟时间 传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。tPHL 输出 50%90%50%10%tPLH tf tr 输入 50%50%10%90%tpd=(tPLH+tPHL)/2第60页/共84页61CMOS反相器的工作速度 由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。第61页/共84页628.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流与电源电压的乘积。9.延时功耗积是速度、

23、功耗综合性的指标。DP=tpdPD动态功耗：指的是电路在输出状态转换时的功耗。对于TTL门电路来说，静态功耗是主要的。第62页/共84页63TTL门电路系列系系系系 列列列列传输延迟传输延迟传输延迟传输延迟时间时间时间时间/ns/ns功耗功耗功耗功耗/mW/mW延迟功耗积延迟功耗积延迟功耗积延迟功耗积/pJ/pJ中速中速中速中速TTL(74TTL(74)10101010100100高速高速高速高速TTL(74HTTL(74H)6 62222132132肖特基肖特基肖特基肖特基(甚高速甚高速甚高速甚高速)TTL)TTL(74S(74S)3 319195757低功耗肖特基低功耗肖特基低功耗肖特基低

24、功耗肖特基TTLTTL(74LS(74LS)9.59.52 21919第63页/共84页64CMOS门电路系列（1）基本的CMOS 4000系列。（2）高速的CMOSHC系列。（3）与TTL兼容的高速CMOSHCT系列。系系系系 列列列列传输延迟传输延迟传输延迟传输延迟时间时间时间时间/ns/ns功耗功耗功耗功耗/mW/mW延时功耗积延时功耗积延时功耗积延时功耗积/pJ/pJ4000400075751 1 (1MHz)(1MHz)10510574HC74HC10101.51.5 (1MHz)(1MHz)151574HCT74HCT13131 1 (1MHz)(1MHz)1313BiCMOSBi

25、CMOS2.92.90.00037.50.00037.50.00087220.0008722第64页/共84页65速度速度功耗功耗噪声容限噪声容限扇出系数扇出系数集成度集成度TTL快快大大 小小小小 低低CMOS慢慢小小 大大大大 高高CMOS 门电路与TTL门电路性能比较第65页/共84页66正负逻辑问题3.4 逻辑描述中的几个问题基本逻辑门的等效符号及其应用第66页/共84页67正负逻辑问题1.正负逻辑的规定 01 10正逻辑负逻辑3.4 逻辑描述中的几个问题正逻辑体制:将高电平用逻辑1表示，低电平用逻辑0表示负逻辑体制:将高电平用逻辑0表示，低电平用逻辑1表示第67页/共84页68 A

26、B L 1 1 0 1 0 0 0 1 0 0 0 1 _与非门A B L 0 0 1 0 1 1 1 0 1 1 1 0 某电路输入与输出电平表A B L L L H L H H H L H H H L 采用正逻辑_或非门采用负逻辑与非 或非负逻辑 正逻辑2.正负逻辑等效变换 与 或非 非第68页/共84页69基本逻辑门电路的等效符号及其应用1、基本逻辑门电路的等效符号与非门及其等效符号第69页/共84页70或非门及其等效符号第70页/共84页71 2、逻辑门等效符号的应用 利用逻辑门等效符号，可实现逻辑电路的等效变换，从而减少实现电路的门的种类，简化电路。第71页/共84页72 控制电路3

27、、逻辑门等效符号强调低电平有效系统输入信号中，有的是高电平有效，有的是低电平有效。低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。第72页/共84页733.5 逻辑门电路使用中的几个实际问题 各种门电路之间的接口问题 门电路带负载时的接口问题第73页/共84页741)电压兼容：驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值。在数字电路或系统的设计中，往往将TTL和CMOS两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个条件：2)电流兼容：驱动器件必须对负载器件提

28、供足够大的拉电流和灌电流（属于门电路的扇出数问题）。各种门电路之间的接口问题第74页/共84页75vOvI驱动门 负载门1 1 VOH(min)vO VOL(max)vI VIH(min)VIL(max)1)负载器件所要求的输入电压VOH(min)VIH(min)VOL(max)VIL(max)第75页/共84页76101111n个灌电流IILIOLIIL011101n个拉电流IIHIOHIIH2)对负载器件提供足够大的灌电流和拉电流 IOH(max)IIH(total)IOL(max)IIL(total)第76页/共84页77驱动电路必须能为负载电路提供足够的驱动电流 驱动电路 负载电路1）

29、VOH(min)VIH(min)2）VOL(max)VIL(max)4）IOL(max)IIL(total)驱动电路必须能为负载电路提供合乎相应标准的高、低电平 IOH(max)IIH(total)3)第77页/共84页781、CMOS门驱动TTL门VOH(min)=3.84V VOL(max)=0.33VTTL门（74LS系列）：VIH(min)=2V VIL(max)=0.8VIOL(max)=4mAIIH(max)=0.02mAVOH(min)VIH(min)VOL(max)VIL(max)带拉电流负载电压兼容性带灌电流负载CMOS门(74HC系列）：IOH(max)=4mAIIL(ma

30、x)=0.4mAIOH(max)IIH(total)IOL(max)IIL(total)第78页/共84页79例:用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路。试验算此时的驱动门电路是否过载？IOL(max)=4mAIOH(max)=4mA 74HC系列：IIH(max)=0.04mAIIL(max)=1.6mA74系列：IIL(max)=0.4mAIIH(max)=0.02mA74LS系列:&11174HC系列 74系列74LS系列第79页/共84页80总的输入电流IIL(total)=1.6mA+60.4mA=4mA灌电流情况：拉电流情况：74HC0

31、0:IOH(max)=4mA74系列反相器:IIH(max)=0.04mA74LS门：IIH(max)=0.02mA总的输入电流：IIH(total)=0.04mA+60.02mA=0.16mA 74HC00:IOL(max)=4mA74系列反相器:IIL(max)=1.6mA74LS门：IIL(max)=0.4mA驱动电路能为负载电路提供足够的驱动电流&111CMOS门 74系列74LS系列第80页/共84页812.TTL门驱动CMOS门TTL门（74LS系列 ）：VOH(min)=2.7V VOL(max)=0.5V VOH(min)VIH(min)不满足CMOS门（74HC系列）：VIH

32、(min)=3.5V VIL(max)=1.0V第81页/共84页821.用门电路直接驱动显示器件门电路带负载时的接口电路门电路的输入为低电平，输出为高电平时，LED发光当输入信号为高电平，输出为低电平时,LED发光 第82页/共84页832.机电性负载接口用各种数字电路来控制机电性系统的功能,而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。第83页/共84页84感谢您的观看！第84页/共84页