数字电路绪论.pptx

《数字电路绪论.pptx》由会员分享，可在线阅读，更多相关《数字电路绪论.pptx（46页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1教学内容教学内容第四章第四章 数字电路绪论数字电路绪论F数字集成电路的发展数字集成电路的发展F数字集成电路设计中的主要问题数字集成电路设计中的主要问题 F数字数字IC设计的质量评价设计的质量评价第五章第五章 静态静态CMOS逻辑电路逻辑电路 F静态静态CMOS逻辑门的构成特点逻辑门的构成特点 FCMOS反相器反相器 FCMOS与非门和或非门与非门和或非门 F用静态用静态CMOS逻辑门实现任意组合逻辑逻辑门实现任意组合逻辑 F MOS传输门传输门 F MOS传输门逻辑电路传输门逻辑电路F 类类NMOS逻辑电路逻辑电路第1页/共46页2教学内容教学内容第六章第六章 动态动态CMOS逻辑电路逻辑电

2、路 F动态逻辑电路的特点动态逻辑电路的特点F预充预充求值的动态求值的动态CMOS电路电路F多米诺多米诺CMOS电路电路F时钟同步时钟同步CMOS电路电路F NORA电路和电路和TSPC电路电路 第七章第七章 数字数字CMOS组合逻辑电路组合逻辑电路F多路器和逆多路器多路器和逆多路器F编码器和译码器编码器和译码器F全加器全加器第八章第八章 数字数字CMOS时序逻辑电路时序逻辑电路F双稳态电路和触发器双稳态电路和触发器F移位寄存器移位寄存器F计数器计数器第九章第九章 CMOS集成电路的集成电路的I/O设计设计F输入缓冲器输入缓冲器F输出缓冲器输出缓冲器F ESD保护电路保护电路第2页/共46页 第

3、四章第四章 数字电路绪论数字电路绪论第3页/共46页4集成电路的分类集成电路的分类q根据根据IC的规模分类：的规模分类：SSI，MSI，LSI，VLSI，ULSI，SOCq根据器件结构或工艺分类：根据器件结构或工艺分类：Bipolar,MOS(NMOS,PMOS,CMOS),BiCMOS,GaAs,GeSi,SOIq根据根据IC的功能分类：的功能分类：digital IC,analog IC,Mixed-signal ICq根据根据IC的应用分类：的应用分类：general IC,ASIC第4页/共46页5数字电路设计数字电路设计Electronic Circuit DesignAnalog

4、DesignDigital DesignMixed-signal Design数字集成电路的设计过程数字集成电路的设计过程 数字集成电路的数字集成电路的集成密度和性能集成密度和性能在过去几十年中发生了巨大的变化。在过去几十年中发生了巨大的变化。第5页/共46页6问题一问题一集成度和性能的巨大变化对数字电路的设计集成度和性能的巨大变化对数字电路的设计有何影响有何影响?使产品投放市场的使产品投放市场的时间时间成为一个设计最终是否成为一个设计最终是否成功的关键因素之一；成功的关键因素之一；促使设计者趋向于采用更适合促使设计者趋向于采用更适合设计自动化设计自动化的严的严格设计方法和策略；格设计方法和策

5、略；数字电路的设计采用数字电路的设计采用层次化的设计方式层次化的设计方式。第6页/共46页7问题二问题二层次化设计的核心是什么？层次化设计的核心是什么？“抽象抽象”在每一个设计层次上，一复杂模块的内部细节在每一个设计层次上，一复杂模块的内部细节可被可被抽象化并用一模型代替抽象化并用一模型代替，而这一模型含有用而这一模型含有用以在下一层次上处理该模块所需的所有信息。以在下一层次上处理该模块所需的所有信息。这也正是为什么层次化设计在数字领域可行这也正是为什么层次化设计在数字领域可行而在模拟设计中却不可行的原因。而在模拟设计中却不可行的原因。第7页/共46页8Design Abstraction L

6、evelsn+n+SGD+DEVICECIRCUITGATEMODULESYSTEM第8页/共46页9数字集成电路设计的特点数字集成电路设计的特点CAD和和EDA设计方法的实现（每一层次上）设计方法的实现（每一层次上）可重复利用单元库（自动生成）；可重复利用单元库（自动生成）；第9页/共46页10数字设计的质量评价数字设计的质量评价 定义了一组定义了一组基本特性基本特性，从不同角度来，从不同角度来定量定量集成电路的设计质量：集成电路的设计质量：q集成电路的成本集成电路的成本q功能性和稳定性功能性和稳定性q性能性能q功耗和能耗功耗和能耗第10页/共46页11集成电路的成本集成电路的成本成本成本=

7、可变成本可变成本+固定成本固定成本 第11页/共46页12固定成本固定成本(Fixed Cost)固定成本固定成本与产品生产或售出的数量无关；与产品生产或售出的数量无关；设计成本设计所花费的时间和人工设计所花费的时间和人工是是IC固定成本的固定成本的一个重要组成部分，它主要受设计复杂性、技一个重要组成部分，它主要受设计复杂性、技术难度及设计人员产出率的影响；术难度及设计人员产出率的影响；固定成本中还包括固定成本中还包括间接成本间接成本，即包括，即包括R&D（研究和开发）费用、生产设备、市场和销售（研究和开发）费用、生产设备、市场和销售费用以及基础设施建设费等。费用以及基础设施建设费等。第12页

8、/共46页13可变成本可变成本(Variable Cost)可变成本可变成本则是指直接用于制造产品的费用，则是指直接用于制造产品的费用，与产量成正比。与产量成正比。可变成本包括产品可变成本包括产品所用部件的成本所用部件的成本、组装费组装费用用及及测试费用测试费用。第13页/共46页14 单片集成电路的成本单片集成电路的成本(Cost per IC)单片单片IC的成本的成本=单片单片IC的可变成本的可变成本+固定成本固定成本/产量产量故，对小批量的产品，固定成本起主导作用。故，对小批量的产品，固定成本起主导作用。第14页/共46页15可变成本的构成可变成本的构成第15页/共46页16芯片成本芯片

9、成本(Cost per Die)芯片成本芯片成本取决于在一个圆片上取决于在一个圆片上完好芯片的数完好芯片的数 量量及其中功能合格的芯片所占的百分比即及其中功能合格的芯片所占的百分比即成品率成品率。Single dieWafer第16页/共46页17芯片成品率芯片成品率(Die Yield)芯片成本与芯片的成品率有关，而芯片成本与芯片的成品率有关，而芯片的成品芯片的成品率率则与则与芯片面积芯片面积、衬底材料和制造过程中引起的、衬底材料和制造过程中引起的缺缺陷陷以及制造以及制造工艺的复杂性工艺的复杂性有关。有关。其中：其中：是反映制造工艺复杂性的参数，对当前的是反映制造工艺复杂性的参数，对当前的C

10、MOS工艺较适当的估计为工艺较适当的估计为3；单位面积的缺陷数是衡量材料和工艺缺陷的一单位面积的缺陷数是衡量材料和工艺缺陷的一个指标。个指标。第17页/共46页18衡量芯片成本的基本指标衡量芯片成本的基本指标芯片成本与芯片面积的四次方成正比。芯片成本与芯片面积的四次方成正比。故：故：芯片面积芯片面积是衡量芯片成本的基本指标。而面积是衡量芯片成本的基本指标。而面积是由设计者可直接控制的一个因素，是由设计者可直接控制的一个因素，第18页/共46页19降低芯片成本的方法降低芯片成本的方法增加圆片尺寸；增加圆片尺寸；q减小芯片面积；减小芯片面积；q提高成品率；提高成品率；第19页/共46页20功能性功

11、能性(Functionality)功能性功能性：是指对一个是指对一个IC而言，尤其是对一个数字电路而言，尤其是对一个数字电路的基本要求是能的基本要求是能完成设计所要求的功能完成设计所要求的功能。第20页/共46页21电路特性出现偏差的原因电路特性出现偏差的原因制造过程中存在差异；制造过程中存在差异；片外或片上的干扰噪声源片外或片上的干扰噪声源；第21页/共46页22稳定性稳定性(Robustness)在数字电路中，用门的在数字电路中，用门的静态特性静态特性（即门的稳（即门的稳态参数）来衡量电路的稳定性。态参数）来衡量电路的稳定性。q稳定性稳定性：是指电路是指电路对对制造过程中发生的制造过程中发

12、生的偏差和噪声干偏差和噪声干扰的稳定程度扰的稳定程度。第22页/共46页23数字电路的静态特性数字电路的静态特性(Static Behavior)DC Operation：电压传输特性；电压传输特性；噪声容限；噪声容限；再生性；再生性；抗噪能力；抗噪能力；方向性；方向性；扇入和扇出；扇入和扇出；第23页/共46页24电压传输特性电压传输特性(Voltage-Transfer Characteristic)是指一个逻辑门的是指一个逻辑门的输出电压与输入电压间输出电压与输入电压间的关系，的关系，一个逻辑门的电路功能可以用它的一个逻辑门的电路功能可以用它的电电压传输特性压传输特性VTC得到最佳描述得

13、到最佳描述。第24页/共46页25VTC of InverterNominal Voltage LevelsV(x)V(y)VOHVOLVt VOHVOLfV(y)=V(x)Switching ThresholdVOH=f(VOL)VOL=f(VOH)Vt=f(Vt)V(y)V(x)第25页/共46页26电压传输特性上的特征值电压传输特性上的特征值 一个逻辑门的一个逻辑门的VTC上首先包含两个重要特上首先包含两个重要特征征点：点：额定高电平额定高电平和和额定低电平额定低电平；VTC上的另一个重要特征点是门的上的另一个重要特征点是门的阈值电平阈值电平Vt，它定义为：，它定义为：Vt=f(Vt)V

14、TC上还用两个特征点来界定可接受的高、上还用两个特征点来界定可接受的高、低电平的区域，定义为低电平的区域，定义为单位增益高、低电平单位增益高、低电平；意义意义：增加了信号电平的变化容限。：增加了信号电平的变化容限。第26页/共46页27逻辑电平范围逻辑电平范围VILVIHVinSlope=-1Slope=-1VOLVOHVout“0”VOLVILVIHVOHUndefinedRegion“1”第27页/共46页28噪声影响下的数字信号传输噪声影响下的数字信号传输 VOH1VILVOLVOH2VIHVIL、VIH是保证逻辑门能正确工作所允许的是保证逻辑门能正确工作所允许的最大最大、最小输入电压、

15、最小输入电压。数字电路的数字电路的噪声容限噪声容限存在一定的电压变化范围允许数字电路可在一存在一定的电压变化范围允许数字电路可在一定的外部干扰容限内工作，这种对信号电平变化的定的外部干扰容限内工作，这种对信号电平变化的容限反映了电路对干扰的稳定性。容限反映了电路对干扰的稳定性。第28页/共46页29噪声容限噪声容限 (Noise Margin)的定义的定义 是指当信号从一个逻辑门的输出传输到下一个是指当信号从一个逻辑门的输出传输到下一个门门的输入时，的输入时，所允许的信号电平的变化范围所允许的信号电平的变化范围，它表示，它表示了了相邻两级门间所能允许的噪声电平。相邻两级门间所能允许的噪声电平。

16、包括：包括：低电平噪声容限低电平噪声容限NML和和高电平噪声容限高电平噪声容限NMH：NMH=VOH-VIHNML=VIL-VOL 物理意义：物理意义：噪声容限反映了逻辑门噪声容限反映了逻辑门对噪声灵敏度的度对噪声灵敏度的度量量，而而电路的抗干扰能力电路的抗干扰能力随噪声容限的增加而增强。随噪声容限的增加而增强。第29页/共46页30再生性再生性 (Regenerative Property)电路的电路的再生性再生性是指电路保证一个受干扰的是指电路保证一个受干扰的信号在通过若干逻辑级后信号在通过若干逻辑级后逐渐收敛逐渐收敛回到额定电回到额定电平范围中的能力。平范围中的能力。第30页/共46页3

17、1The Regenerative Propertyv0v1v2v3v4v5v6v0v2v1qA gate with regenerative property ensure that a disturbed signal converges back to a nominal voltage level偶数级的偶数级的MOS反相器链反相器链反相器链的模拟瞬态响应反相器链的模拟瞬态响应 设该链的输入信号设该链的输入信号V0是一个是一个降幅的阶跃波形，其只在降幅的阶跃波形，其只在2.1V至至2.9V之间变化。由模拟可知之间变化。由模拟可知当信号逐级通过该链时这一偏当信号逐级通过该链时这一偏差迅速

18、消失，差迅速消失，V1在在0.6V到到4.45V中变化，而中变化，而V2已在额定的已在额定的VOL和和VOH间摆动了。间摆动了。第31页/共46页32Conditions for Regenerationv1=f(v0)v1=finv(v2)v0v1v2v3v4v5v6v0v1v2v3f(v)finv(v)Regenerative Gatev0v1v2v3f(v)finv(v)Non-regenerative GateqTo be regenerative,the VTC must have a transient region with a gain greater than 1(in ab

19、solute value)bordered by two valid zones where the gain is smaller than 1.Such a gate has two stable operating points.第32页/共46页33抗噪声能力抗噪声能力(Noise Immunity)抗噪声能力抗噪声能力是指电路系统在噪声存在的是指电路系统在噪声存在的情况下正确处理和传递信息的能力。情况下正确处理和传递信息的能力。第33页/共46页34数字系统中的噪声来源数字系统中的噪声来源数字系统中大多数噪声为数字系统中大多数噪声为内部噪声内部噪声，其噪声值，其噪声值与与 信号摆幅成

20、正比；信号摆幅成正比；q另外一些噪声源则是来自系统外部的另外一些噪声源则是来自系统外部的固定噪声固定噪声，其噪声值与信号电平无关。其噪声值与信号电平无关。第34页/共46页35抗噪能力的提高抗噪能力的提高对对固定噪声固定噪声而言，必须有而言，必须有足够大的信号摆幅和足够大的信号摆幅和噪噪 声容限声容限才能克服固定噪声的影响，抗噪能力才能克服固定噪声的影响，抗噪能力与信与信 号摆幅成正比；号摆幅成正比；q而对而对内部噪声内部噪声而言，提高抗噪能力基本取决于门而言，提高抗噪能力基本取决于门 对噪声的抑制能力，即对噪声的抑制能力，即比例因子或增益因子比例因子或增益因子；而；而 某些某些差分逻辑差分逻

21、辑能抑制大多数的内部噪声。能抑制大多数的内部噪声。第35页/共46页36方向性方向性(Directivity)逻辑门的逻辑门的方向性方向性是指它应当是是指它应当是单向的单向的，即，即输输出电平的变化不应当出现在同一电路的任一个出电平的变化不应当出现在同一电路的任一个输输 入上入上。否则输出信号的反馈就会作为否则输出信号的反馈就会作为噪声信号噪声信号反射反射到这个门的输入上，从而影响信号的完整性。到这个门的输入上，从而影响信号的完整性。第36页/共46页37保证信号单向性的方法保证信号单向性的方法减小驱动级的输出阻抗；减小驱动级的输出阻抗；增大接收级的输入阻抗；增大接收级的输入阻抗；第37页/共

22、46页38扇入扇入(Fan-in)和扇出和扇出(Fan-out)扇出扇出是指连接到驱动门是指连接到驱动门输出端的负载门的数输出端的负载门的数目目，扇出的增加会影响逻辑门的输出电平，也会使，扇出的增加会影响逻辑门的输出电平，也会使驱驱动门的动态性能变差；动门的动态性能变差；扇入扇入是指一个逻辑门所是指一个逻辑门所允许的独立的输入的数允许的独立的输入的数量量。扇入的增加同样也会影响逻辑门的静态和动态。扇入的增加同样也会影响逻辑门的静态和动态特性。特性。第38页/共46页39Fan-in and Fan-outNFan-out NFan-in MM第39页/共46页40性能性能(Property)电

23、路的性能常用电路的性能常用时钟周期时钟周期(clock cycle time)或速率或速率(clock frequency)来表示，与速来表示，与速率有关的主要的性能参数：率有关的主要的性能参数：q门的传播延时门的传播延时；q信号的上升和下降时间信号的上升和下降时间；第40页/共46页41传播延时传播延时(Propagation Delay)定义为定义为输入和输出波形的输入和输出波形的50%翻转点之间的时翻转点之间的时间间，表示一个信号通过逻辑门时所经历的延时，反映，表示一个信号通过逻辑门时所经历的延时，反映了了逻辑门对输入信号变化的响应的快慢逻辑门对输入信号变化的响应的快慢。tp=(tpHL

24、+tpLH)/2Propagation Delay:tpLH：门的输出由低电平向高电平翻转的响应时间；门的输出由低电平向高电平翻转的响应时间；tpHL：门的输出由高电平向低电平翻转的响应时间；门的输出由高电平向低电平翻转的响应时间；第41页/共46页42上升上升/下降时间下降时间(Rise/Fall Time)定义为定义为信号波形稳态值的信号波形稳态值的10%和和90%之间的之间的时时间间，反映了，反映了信号在不同的电平间翻转的快慢信号在不同的电平间翻转的快慢。信号的上升和下降时间很大程度上取决于驱动信号的上升和下降时间很大程度上取决于驱动门的强度及其负载。门的强度及其负载。第42页/共46页

25、43Definitions of Properties of InvertertVoutVininputwaveformoutputwaveformtp=(tpHL+tpLH)/2Propagation delayt50%tpHL50%tpLHtf90%10%trsignal slopes第43页/共46页44功耗和能耗功耗和能耗(Power&Energy Consumption)电路的功耗分为电路的功耗分为静态静态(static)功耗功耗和和动态动态(dynamic)功耗功耗，其中：，其中：电路的电路的静态功耗静态功耗则是由电路中由电源到地的漏电则是由电路中由电源到地的漏电流引起的，它总是存在的。流引起的，它总是存在的。电路的电路的动态功耗动态功耗只发生在门开关的瞬间，它是由只发生在门开关的瞬间，它是由于对电容充放电引起的。动态功耗正比于开关频率。于对电容充放电引起的。动态功耗正比于开关频率。第44页/共46页45 CMOSCMOS数字电路分类数字电路分类数字电路分类数字电路分类数字集成电路数字集成电路静态电路静态电路动态电路动态电路标准标准CMOS传输门传输门CMOSCVSL电路电路多米诺逻辑多米诺逻辑电路电路NORA逻辑逻辑电路电路TSPC逻辑逻辑电路电路第45页/共46页46感谢您的观看！第46页/共46页