数字电路及数字系统设计全解.pptx

《数字电路及数字系统设计全解.pptx》由会员分享，可在线阅读，更多相关《数字电路及数字系统设计全解.pptx（67页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2.1概述一、正逻辑与负逻辑正逻辑：用高电平表示逻辑1，用低电平表示逻辑0负逻辑：用低电平表示逻辑1，用高电平表示逻辑0正负逻辑之间存在着简单的对偶关系，例如正逻辑与门等同于负逻辑或门等。在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管，电源电压是正值，一般采用正逻辑。若采用的是PNP管和PMOS管，电源电压为负值，则采用负逻辑比较方便。今后除非特别说明，一律采用正逻辑。第二章门电路第1页/共67页二、数字系统中所用的为两值逻辑0 0和1 1，一般用高、低电平来表示，我们利用开关S S获得高、低电平。如图1 1示：VI控制开关S的断、通情况。S断开，VO为高电平；S接通，VO为低电平。使

2、用的实际开关为晶体二极管、三极管以及场效应管等电子器件。第2页/共67页逻辑电平高电平VH：大于给定电平值的电压范围输入高电平VIH输出高电平VOH低电平VL：小于给定电平值的电压范围输入低电平VIL输出低电平VOL逻辑“0”和逻辑“1”对应的电压范围宽，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低第3页/共67页逻辑电平示意图第4页/共67页工艺分类双极型门电路MOS门电路Bi-CMOS电路基本逻辑门电路与门、或门、非门常用门电路与门、或门、非门与非门、或非门、与或非门、同或、异或三、门电路概述第5页/共67页一、二极管伏安特性 IS-二极管的反向饱和

3、电流；k-玻尔兹曼常数1.381*10-23J/K；T-热力学温度；V-加到二极管两端的电压；q-电子电荷1.6*10-19C2.2半导体二极管和三极管的开关特性半导体二极管开关特性第6页/共67页二、二极管等效电路应用于二极管外电路电阻R值 与 其 动态 rD电 阻 等量级场合应用于二极管电路输入电压V正向幅值与VON差别不大，且RrD的场合，数字电路属于此类应用于二极管电路输入电压V正向峰值VPPVON，且RrD的场合第7页/共67页利用二极管的单项导电性，相当于一个受外加电压极性控制的开关。如图示：假定：VIH=VCC,VIL=0二极管D的正向电阻为0，反向电阻为（在数字电路中，为便于分

4、析，取单一值：硅管0.7V，锗管0.3V）则当VI=VIH时，D截止，Vo=VOH=VCCVI=VLH时，D导通，VO=VOL=0导通条件及特点条件：VD0.7V特点：相当于0.7V电压降的闭合开关截止条件及特点条件：VD0V时，若Vbe一定，则发射电子能力一定，而集电极又有一定的电子收集能力，因此Ib必减小2.三极管输出特性截止区：两个PN结深度反偏，Vce0V，Vbe0V；Ib0V，Ic0V；一般地，VbeVT，VbcVT，VbcVT，均正向偏置；由于RC的存在，IC越大，VRC也越大，因此Vce到一定值后，基本不变。反偏状态：发射结加反向电压；集电结加正向电压。第11页/共67页二、分区

5、等效电路：（NPN晶体三极管）第12页/共67页三、三极管的开关时间：三极管在理想情况下,其输出电压Vo应重现输入Vi的形状,只是对其有放大和倒相作用。实际中，晶体三极管也是有惰性的开关，截止状态和饱和状态之间的转换不能在瞬间完成。第13页/共67页1.晶体三极管从截止向饱和转换的过渡过程：由延迟时间td和上升时间tr组成。即开启时间ton=td+tr延迟时间td:从输入信号正跃变开始，到集电极电流上升到0.1ics所需的时间。产生原因是发射结位叠电容的正向充电过程。td的大小与晶体三极管的结构有关，发射结面积越大，结电容面积也越大，td越长。另外，三极管截止深度越大，td越长。上升时间tr:

6、集电极电流ic从0.1ics开始，上升到0.9ics所需的时间。产生原因是集电极电流的形成要求电子在基区中有一定的浓度梯度，由于基区中的电子有一个逐渐积累的过程，不会随ib跃变而跃变。tr的大小与管子的结构有关，基区宽度越小，tr越小。外电路方面，基极正向驱动电流ib越大，则基区电子浓度分布建立越快，tr越短。通常tdibs，发射极发射的载流子数目超过了集电极所吸收的载流子数目，超量的电子在基区中大量积累，形成超量电荷。输入信号跃变后，基极电流ib反向，使基区存储的电子在反向电流作用下逐渐消散，当超量电荷消散完毕，晶体三极管由深饱和退至临界饱和过程所需的时间为存储时间ts。下降时间tf：晶体三

7、极管的集电极电流从0.9ics开始，下降到0.1ics所需要的时间。产生原因：三极管脱离饱和时，集电结开始由正偏转向反偏，基区存储电荷开始消散，使集电极电流随之减少，下降至0。这段下降过程所需的时间就为下降时间tf。3.晶体三极管的开启时间ton和关闭时间toff的总和称为三极管的开关时间。一般为几到几十毫微秒量级。第15页/共67页管的开关特性一、MOS管是金属氧化物半导体场效应管的简称。（Metal-Oxide-SemiconductorField-EffectTransistor）右图为N沟道增强型场效应管(NMOS)第16页/共67页P沟道增强型场效应管(PMOS)第17页/共67页M

8、OS管特性N沟道增强型N沟道耗尽型P沟道增强型P沟道耗尽型第18页/共67页二、MOS管的输入特性和输出特性以N沟道增强型MOS管为例.MOS管是电压控制器件,用栅极电压VGS来控制漏极电流iD，如图所示的转移特性，表示在漏源电压VDS一定时，iD和VGS的关系。VT为开启电压。当VGSVT后，形成iD，相当于开关闭合。在开关电路中，电路工作在大信号状态，从下图的输出特性中，MOS管的工作状态可划分为四个区：第19页/共67页截止区：VGSVT，VDSBVDS后，iD将随VDS增加而急剧增加，应避免此种情况，以免损坏管子。第20页/共67页三、MOS管的开关等效电路由于MOS管截止时漏极和源级

9、之间的内阻ROFF非常大，所以截止状态下的等效电路可用断开的开关代替。MOS管导通状态下的内阻RON约在1K以内，而且与VGS的数值有关。C1代表栅极的输入电容。约为几皮法。由于开关电路的输出端不可避免地会带有一定的负载电容，所以在动态工作情况下（即VI在高、低电平间跳变时），漏极电流iD的变化和输出电压VDS的变化都将滞后于输入电压的变化。第21页/共67页目前，采用MOS管的逻辑集成电路主要有三类：以P沟道增强型管构成的PMOS电路，以N沟道增强型管构成的NMOS电路以及用PMOS和NMOS两种管子构成的互补MOS，即CMOS电路。四、MOS管的基本开关电路NMOS倒相器当Vi=ViL时，

10、VGS=ViLVT，MOS管处于导通状态，合理选择VDD和RD，使iD足够大，输出VO=VOL=VDDiDRD为得到足够低的VOL，要求RD很大，在实际电路中，常用另一个MOS管来做负载。第22页/共67页2.3 分离元件门电路一、二极管与门电路1.VA=VB=0V，都导通，若VT=0.7V ，则VF=0.7V2.VA=0V，D1导通，使VF=0.7V，D2截止，成立 VB=3V，D2导通，使VF=3.7V，D1仍将导通，使VF降为0.7V3.VB=0V，D2导通，使VF=0.7V，D2导通，成立 VA=3V，D1导通，使VF=3.7V，D1将截止，使VF降为0.7V4.VA=VB=3V，都导

11、通，若VT=0.7V，则VF=3.7V第23页/共67页二极管与门电路功能按正逻辑约定设(VH)MIN=2.4V，(VL)MAX=0.8V功能表ABF000010100111l电路逻辑功能：F=AB第24页/共67页二、二极管或门电路1.VA=VB=0.7V，都导通，若VT=0.7V ，则VF=0V2.VA=0.7V，D1导通，使VF=0V，D2仍将导通，使VF提升为3V VB=3.7V，D2导通，使VF=3V，D1截止，成立3.VA=3.7V，D1导通，使VF=3V，D2截止，成立 VB=0.7V，D2导通，使VF=0V，D1仍将导通，使VF提升为3V 4.VA=VB=3.7V，都导通，则V

12、F=3V第25页/共67页二极管或门电路功能按正逻辑约定设(VH)MIN=2.4V，(VL)MAX=0.8V功能表ABF000011101111l电路逻辑功能：F=A+B第26页/共67页三、三极管非门1、工作原理当Vi=ViL=0时，三极管截止，输出电压Vo=VoHEcc当Vi=ViHEc时，三极管饱和，输出电压Vo=VoL=Vces02、正常工作条件1）.截止条件：Vbe0ViLR102）.饱和条件：ibibs=ib=第27页/共67页3、开关时间在输入矩形方波Vi时，倒相器的输出一般并不是理想方波，Vo的波形边沿变化较为平缓，特别是波形的上升沿。原因：1）.晶体三极管本身存在的开关时间t

13、on和toff2）.电路中存在分布电容CL(通常指输出端的分布电容Co与负载电容的总和)可采用箝位电路改善：即接入箝位二极管D,箝位电压为ED,满足条件：VcesEDEc第28页/共67页一般开关电路分析要点：1.先假定所有开关器件全部断开（截止）；2.输入端分别加低电平和高电平，从输入端开始逐个器件进行分析3.判断是否满足导通条件；若不满足，该器件截止，分析下一器件4.导通时，判断是否满足饱和条件；确定后，分析下一器件；所有开关器件状态确定后，讨论下列特性：传输特性（电路功能）：输入电平输出电平关系输入特性：在高/低电平输入时，输入端电流特性（大小，方向）输出特性：在高/低电平输出时，输出端

14、电流特性（大小，方向）思考题和习题：2.12.22.18第29页/共67页2.4TTL门电路双极性数字集成电路中应用最广的为TTL电路（Transister-Transister-Logic的缩写）国产TTL集成电路有CT54/74通用系列、CT54H/74H高速系列、CT54S/74S肖特基系列和CT54LS/74LS低功耗肖特基系列。上述四个系列的主要差别反映在典型门的平均传输延迟时间和平均功耗两个参数上，其他电参数和外引线排列基本上是彼此相容的。典型TTL非门一、电路结构：输入端和输出端都是三极管结构。电路由三部分组成：T1、R1，D1构成的输入级；T2、R2、R3组成的倒相级，T4、T

15、5、D2、R4组成输出级。第30页/共67页二、工作原理A,B输入信号的高、低电平分别为：VIH=3.4v，VIL=0.2vVo=0.7v，Ec=+5v1.A为低电平时，T1的发射结导通，并将T1的集电极电位钳在VIL+Vo=0.9v，因为T1的集电极回路电阻为R2和T2的b-c结反向电阻之和，阻值非常大，所以T1工作在深度饱和区，Vces1 0。显然，T2的发射结不导通，T2截止，Vc2为高电平，Ve2为低电平，使T5截止，故R2上的压降很小，Vc2 Vcc，T4管导通。因此，输出为高电平VOH=3.6v。AR14k T1T2T4T5R4R31K 130+EcR21.6K YD1D2第31页

16、/共67页2.当输入信号为高电平VIH=3.6v，假设暂不考虑T1管的集电极支路，则T1管的发射结均应导通，可能使Vb1=VIH+0.7=4.3v。但是，由于Vcc经R1作用于T1管的集电极、T2和T5管的发射结，使三个PN结必定导通，Tb1=Vbc1+Vbe2+Vbe5=2.1v，使T1管的所有发射结均反偏，T1管处于倒置工作状态，T1、T2和T5管饱和导通，Vo=VoL=Vces5=0.3v，Vc2=Vces2+Vbe5=0.3+0.7=1v，T4管截止。综上所述，TTL非门输入端输入低电平，输出即为高电平；当输入端输入高电平时，输出为低电平，实现了非逻辑功能。推拉式输出级作用：降低功耗，

17、提高负载能力三极管射极输入级作用：提高输入电阻第32页/共67页三、电压传输特性：AB段:当Vi0.6v时，Vb11.3v，T2和T5管截止，T4导通，输出为高电平VoH=VccVR2Vd2Vbe4 3.4v，故AB段称为截止区。BC段:当0.7Vi1.3v时，T2管的发射极电阻R3直接接地，故T2管开始导通并处于放大状态，所以Vc2和Vo随Vi的增高而线性地降低。但T5管仍截止。故BC段称为线性区。CD段:当1.3vVi1.4v时，Vb1=2.1v，使T2和T5管均趋于饱和导通，T4管截止，所以Vo急剧下降为低电平，Vo=VoL=0.3v，故称CD段为转折区。DE段:Vi大于1.4v以后，V

18、b1被箝位在2.1v，T2和T5管均饱和，Vo=Vces5=0.3v,故DE段称为饱和区。第33页/共67页四、输入特性：当ViVT时，iI为负值，当Vi5mA后，输出电压便线性下降，输出高电平不能保持。一般器件手册所给的高电平最大输出电流IOH 0.4mA第37页/共67页七、输入端负载能力：输入低电平时，输入端串接电阻的影响当串接电阻小于时，能可靠实现输入低电平当串接电阻远大于 时，应视为输入高电平第38页/共67页八、八、TTL门的动态特性：门的动态特性：1.传输延迟时间：输出波形相对于输入波形滞后的时间：传输延迟时间：输出波形相对于输入波形滞后的时间：50ns通常把输出电压由高电平变为

19、低电平的传输延迟时间记作通常把输出电压由高电平变为低电平的传输延迟时间记作tPHL，由低电平变为高电平的传输延迟时间记作由低电平变为高电平的传输延迟时间记作tPLH。在此。在此TTL非门中，非门中，由于输出管由于输出管T5工作在深度饱和状态，所以工作在深度饱和状态，所以tPLHtPHL。一般在器一般在器件手册上给出的是平均传输延迟时间件手册上给出的是平均传输延迟时间tpd。其定义为：其定义为：tpd=(tPHL+tPLH)/22.电源的动态尖峰电流：电源的动态尖峰电流：在动态工作情况下，特别是当输入由高电平下跳到低电平时，在动态工作情况下，特别是当输入由高电平下跳到低电平时，T1管饱和导通，为

20、管饱和导通，为T2管提供了一个低阻的反向基极电流通路，使管提供了一个低阻的反向基极电流通路，使T2管很快截止，但管很快截止，但T5管并不能随之迅速截止。因为管并不能随之迅速截止。因为T5管原来处管原来处于深度饱和状态，其基区存储电荷的消散需一定的时间，故于深度饱和状态，其基区存储电荷的消散需一定的时间，故T4、T5管在一短暂时间会同时处于导通状态，因而使电源电流产管在一短暂时间会同时处于导通状态，因而使电源电流产生一尖峰脉冲生一尖峰脉冲。此尖峰电流使电源的平均电流增大，而且，信。此尖峰电流使电源的平均电流增大，而且，信号的重复频率越高，电源电流的平均值增加越多。号的重复频率越高，电源电流的平均

21、值增加越多。3.交流噪声容限：高电平交流噪声容限：高电平2.0v低电平低电平0.8v第39页/共67页其他类型的TTL门电路1.其他逻辑功能的TTL门电路：输入特性：低电平电流单端高电平电流多端输出特性：与反相器相同1).与非门多发射极三极管第40页/共67页2).或非门电路结构特点：多套（输入级+倒相级）并联输入特性：低电平电流多端高电平电流多端输出特性：与反相器相同第41页/共67页3).与或非门电路结构特点：将或非门各输入端改用多发射极三极管输入特性：低电平电流：每个与门一端高电平电流：多端输出特性：与反相器相同第42页/共67页2.集电极开路门（OC）将输出端直接并联组合成各种逻辑电路

22、用以上讲过的TTL门电路不能将输出端直接并联因为：当并联的两个门电路中有一个门的输出是高电平，而另一个门的输出为低电平时，则输出端并联后必将有很大的负载电流同时流经两个门电路的输出极。这个电流远远超过了正常工作电流，甚至使门电路损坏。解决这个问题的方法就是把输出极改为集电极开路的三极管结构。集电极开路输出的门电路称为OC门。OC门电路在工作时需外接负载电阻和电源。只要电阻的阻值和电源电压的数值选择得当，就可保证输出的高、低电平符合要求，输出三极管的负载电流又不至过大。第43页/共67页OC门的电路结构和逻辑符号：由于n个OC门的输出接在一起，所以只要有一个是低电平，Vo就是低电平；只有每个输出

23、都是高电平时，Vo才是高电平。这种输出端并联的连接方式称为“线与”。集电极开路结构也用于制作驱动高电压，大电流负载的门电路，通常把这种门电路称作为驱动器。除了与非门，或非门，与门，或门等都可做成OC门结构。第44页/共67页外接负载电阻的计算方法：当所有OC门中只有一个导通时，全部负载电流都流入导通的那个OC门，因而RL值不可太小，以确保流入导通OC门的电流不至于超过最大允许的ILM值。负载电阻最小值计算公式：当所有OC门同时截止时，输出Vo为高电平，为保证输出的高电平不低于规定的VOH值。负载电阻的最大值计算公式：第45页/共67页3.三态输出门（TSL）当控制端EN=0时，T2，T5截止，

24、同时，二极管D导通，T4的基极电位箝在低电平，T4也截止。所以输出端呈高阻状态。EN=1时，二极管D截止，电路处于正常工作状态。输出端有三种可能的状态：高阻，高电平，低电平，所以称为三态输出门,TSL电路。第46页/共67页应用：1.在微机系统中，希望在同一条导线上分别传递若干门电路的输出信号，以减少连线数目，这时，可用三态门实现。只要控制各个门的EN端轮流为1，且任何时刻仅有一个为1，就可以把各个门的输出信号轮流送到公共的传输线总线上而互不干扰这种连线方式叫做总线结构。2.还可利用三态门实现数据的双向传递：EN=1，G1工作，G2高阻，Do经G1反相送至总线。EN=0，G1高阻，G2工作，总

25、线数据经G2反相从D1端送出。第47页/共67页TTL门电路多余输入端的处理：TTL与非门在使用时如果有多余的输入端不用，一般不应悬空，以防止外界干扰信号的侵入。有以下几种处理方法：将其经13K 的电阻接至电源正端；接高电平VH;与其他信号输入端并接使用。或门及或非门的多余输入端应接低电平。与或非的多余与门其输入端必须接低电平。第48页/共67页TTL系列电路的主要特点：功耗大延迟时间小延迟-功耗积P.87表其他双极型数字集成电路特点：DTL二极管-三极管逻辑速度低功耗低ECL发射极耦合逻辑速度最高，功耗很大I2L集成注入逻辑集成度高，速度低思考题和习题：2.32.52.9第49页/共67页倒

26、相器要求：T1是P沟道增强型MOS管，T2是N沟道增强型MOS管。且T1、T2的开启电压分别为VTN、VTP。当Vi=ViL=0时，有，VGS=0VTN，故T1截止而T2导通，输出为低电平VOL，且VOL 0静态时T1和T2总是工作在一个导通而另一个截止，其截止内阻又极高，流过T1和T2的静态电流极小，所以CMOS反向器的静态功耗极小。2.6CMOS门电路反相器1.电路结构及工作原理：第50页/共67页电压传输特性0.5VDDVoVIVDDVTN VTP VDD1/2VDDABCDEF电流传输特性iDVIVTN VTP VDD1/2VDDABC DEFiDVDSVGS VDS=VGSVTNiD

27、VDS VGS VDS=VGS-VTP反相器的静态特性和动态特性第51页/共67页电压传输特性和电流传输特性AB：VIVTN，VGS2 VTP，VDS1 VTN，VGS2 VTN，VDS2=VoVGS2-VTN，VGS1，Vo，VDS1VTN，VDS2VGS2-VTN，VGS1 VTP，VDS1 VGS1-VTP，T2和T1都在饱和区DE：VI，VGS2VTN，VDS2VGS2-VTN，T2低内阻的电阻区，T1饱和区EF：VI，VGS1=VDD-VI VTP，T2低内阻的电阻区，T1截止区优点：噪声容限为VDD/2（可通过提高电源电压提高输入端噪声容限），抗干扰能力最强第52页/共67页输入特

28、性:输入端绝缘，输入电流为0输入端保护电路必须避免输入端悬空第53页/共67页输出特性:导通内阻的影响低电平最大输出电流灌电流v vOO=V VOLOL时时时时CMOSCMOS反相器的工作状态反相器的工作状态反相器的工作状态反相器的工作状态第54页/共67页高电平最大输出电流拉电流v vOO=V VOHOH时时时时CMOSCMOS反相器的工作状态反相器的工作状态反相器的工作状态反相器的工作状态第55页/共67页动态特性:延迟时间交流噪声容限动态功耗CMOSCMOS反相器传输延迟时间的定义反相器传输延迟时间的定义反相器传输延迟时间的定义反相器传输延迟时间的定义CMOSCMOS反相器的交流噪声容限

29、反相器的交流噪声容限反相器的交流噪声容限反相器的交流噪声容限第56页/共67页2.6.3其他CMOS门电路1.CMOS与非门2.CMOS或非门CMOS与非门：P并N串CMOS或非门：P串N并第57页/共67页CMOS集成门的输出缓冲级：输出特性与反相器相同第58页/共67页漏极开路的CMOS门电路（OD门）OD门电路结构和符号特点：需外接上拉电阻输出端可以并接（线与）常用于输出缓冲/驱动器中或用于输出电平的变换输出为低电平输出为低电平V VOLOL0.5v109),传输门截止。反之，若C=1当0VIVDDVTN时T1将导通。由于T1、T2管的结构形式是对称的，即漏极和源极可互易使用，因而CMO

30、S传输门属于双向器件，它的输入端和输出端也可互易使用。第61页/共67页利用CMOS传输门和CMOS反相器可以组合成各种复杂的逻辑电路，如数据选择器、寄存器、计数器等等。传输门的另一个重要用途是作模拟开关，用来传输连续变化的模拟电压信号。模拟开关的基本电路是由CMOS传输门和一个CMOS反相器组成的，也是双向器件。VI/VoTGVo/VIC假定接在输出端的电阻为RL,双向模拟开关的导通内阻为RTG。当C=0时，开关截止，输出与输入之间的联系被切断Vo=0。当C=1时，开关接通，输出电压为：电压传输系数第62页/共67页CMOS系列电路的主要特点输入端的保护问题与TTL电路的对比：功耗低速度低P

31、.119表CMOS与TTL的相互驱动要求驱动门必须为负载门提供合乎标准的高低电平和足够的驱动电流。驱动门负载门VOH(min)VIH(min)VOL(max)VIL(max)IOH(max)nIIH(max)IOL(max)mIIL(max)第63页/共67页用接入上拉电阻提高用接入上拉电阻提高用接入上拉电阻提高用接入上拉电阻提高TTLTTL电路输出的高电平电路输出的高电平电路输出的高电平电路输出的高电平TTL驱动CMOS：主要问题：输出高电平低于CMOS输入高电平解决方案：1设置上拉电阻2采用OC门(CMOS门的电源电压较高时)VOH=VDDRU(IO+nIIH)VDD第64页/共67页CO

32、MS驱动TTL：主要问题：输出低电平电流最大值小于TTL低电平输入电流解决方案：1采用CMOS电路并联提高负载能力2采用分立三极管反相器进行连接将将将将CMOSCMOS门电路并联以提高带负载能力门电路并联以提高带负载能力门电路并联以提高带负载能力门电路并联以提高带负载能力也可采用OD门来驱动多个TTL门电路将同一封装内的门电路并联使用两个门并联后的最大负载电流略低于每个门最大负载电流的两倍第65页/共67页通过电流放大器驱动通过电流放大器驱动通过电流放大器驱动通过电流放大器驱动TTLTTL电路电路电路电路iBnIIL(TTL)同时也符合VOH(min)VIH(min)VOL(max)VIL(max)选取适当的电路参数使满足：第66页/共67页感谢您的观看！第67页/共67页