数字电路逻辑概要.pptx

《数字电路逻辑概要.pptx》由会员分享，可在线阅读，更多相关《数字电路逻辑概要.pptx（34页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、5.1 概述一、用于记忆1位二进制信号 两个基本特点：1.有两个能自行保持的稳定状态 2.根据输入信号可以置成0或1二、分类 1.按触发方式（电平，脉冲，边沿）2.按逻辑功能（RS,JK,D,T）3.按存储数据的原理（静态，动态）第1页/共34页5.2 SR锁存器（Set Reset-Latch）一、电路结构与工作原理电路结构图形符号第2页/共34页0 00 00 00 00 00 01 11 11 10 00 01 11 10 01 11 10 01 10 00 00 01 11 10 01 11 10 00 01 11 11 10 0置1保持置0特性表第3页/共34页二、动作特点在任何时刻

2、，输入都能直接改变输出的状态。例：第4页/共34页5.3 电平触发的触发器一、电路结构与工作原理0 0X XX X0 00 00 0X XX X1 11 11 10 00 00 00 01 10 00 01 11 11 11 10 00 01 11 11 10 01 11 11 10 01 10 00 01 10 01 11 10 01 11 11 10 01*1*1 11 11 11 11*1*高电平有效第5页/共34页异步置1端异步置0端预置端：用于初始化电路的状态第6页/共34页二、动作特点在CLK=1的全部时间里，S和R的变化都将引起输出状态的变化。干扰脉冲第7页/共34页电平触发的D

3、触发器（D型锁存器）0 0X XX X0 00 00 0X XX X1 11 11 10 00 00 00 01 10 00 01 11 11 11 10 00 01 11 11 10 01 11 11 10 01 10 00 01 10 01 11 10 01 11 11 10 01*1*1 11 11 11 11*1*S=DR=D第8页/共34页CLKtOt tttOOODQQ例5.3.2第9页/共34页5.4 脉冲触发的触发器一、电路结构与工作原理提高可靠性，要求每个CLK周期输出状态只能改变1次第10页/共34页X XX XX X X X0 00 0 0 00 00 00 0 1 11

4、 11 10 0 0 01 11 10 0 1 11 10 01 10 00 00 01 11 10 01 11 10 01*1*1 11 11 11*1*逻辑功能相同，触发方式不同第11页/共34页CLKtOttttOOOOSRQQ例5.4.1123456第12页/共34页 J J K KQQ主主从从SRQQQQQQCLKCLK两条反馈线第13页/共34页 J J主主从从SR K KQQQQQQQQCLKCLK第14页/共34页(5)列出真值表X XX XX X X X0 00 0 0 00 00 00 0 1 11 11 10 0 0 01 11 10 0 1 11 10 01 10 00

5、 00 01 11 10 01 11 10 01 11 11 11 10 0X XX XX X X X0 00 0 0 00 00 00 0 1 11 11 10 0 0 01 11 10 0 1 11 10 01 10 00 00 01 11 10 01 11 10 01*1*1 11 11 11*1*主主从从SR J J K KQQQQQQQQCLKCLK翻转第15页/共34页CLKtOttttOOOOJKQQ例5.4.2123456第16页/共34页二、脉冲触发方式的动作特点主主从从SR J J K KQQQQQQQQCLKCLK第17页/共34页高电平有效高电平有效下降沿翻转下降沿翻转

6、第18页/共34页5.5 边沿触发的触发器为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此前、后输入的状态没有关系。常见的三种电路结构形式：1、用两个电平触发D触发器组成的边沿触发器2、维持阻塞触发器3、利用门电路传输延迟时间的边沿触发器第19页/共34页一、电路结构和工作原理1 1、用两个电平触发、用两个电平触发D D触发器组成的边沿触发器触发器组成的边沿触发器X XX XX X0 0X X0 01 1X X1 1特性表上升沿触发异步置1、置0端第20页/共34页利用CMOS传输门的边沿触发器X XX XX X0 0X X0 01

7、 1X X1 1第21页/共34页第22页/共34页CLKtOt ttOODQ例5.5.1第23页/共34页5.6 触发器的逻辑功能及其描述方法5.6.1 触发器按逻辑功能的分类时钟控制的触发器中由于输入方式不同（单端，双端输入）、次态（）随输入变化的规则不同（即真值表不相同）常见的有四类：SR，JK，T，D触发器等。第24页/共34页一、SR触发器1.定义，凡在时钟信号作用下，具有如下功能的触发器称为SR触发器0 00 00 00 00 00 01 11 11 10 00 01 11 10 01 11 10 01 10 00 00 01 11 10 01 11 10 01*1*1 11 11

8、 11*1*锁存器不受时钟信号的控制，因此不属于这里定义的触发器。第25页/共34页描述触发器的逻辑功能：特性表特性方程状态转换图第26页/共34页二、JK触发器1.定义0 00 0 0 00 00 00 0 1 11 11 10 0 0 01 11 10 0 1 11 10 01 1 0 00 00 01 1 1 10 01 11 1 0 01 11 11 1 1 10 0第27页/共34页CLKtOttttOOOORDJKQ题5.151234501JJK1K第28页/共34页三、T触发器1.定义：凡在时钟信号作用下，具有如下功能的触发器0 00 00 00 01 11 11 10 01 11 11 10 0在时钟信号作用下，T=0时，保持；T=1时，翻转。第29页/共34页四、D触发器1.定义：凡在时钟信号作用下，具有如下功能的触发器0 00 00 00 01 10 01 10 01 11 11 11 1第30页/共34页逻辑功能：是 与输入及 在CLK作用后稳态之间的关系 （RS,JK,D,T）电路结构形式：具有不同的动作特点（转换状态的动态过程）（同步，主从，边沿）第31页/共34页5.7 触发器的动态特性一、输入信号宽度二、传输延迟时间第32页/共34页一、建立时间二、保持时间三、传输延迟时间四、最高时钟频率第33页/共34页感谢您的观看！第34页/共34页