数字电路半导体存储器原理.pptx

《数字电路半导体存储器原理.pptx》由会员分享，可在线阅读，更多相关《数字电路半导体存储器原理.pptx（74页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、本章内容本章内容7.1 概述7.2 只读存储器（ROM）7.3 随机存储器（RAM）7.4 存储器容量的扩展7.5 用存储器实现组合逻辑函数第1页/共74页7.1 概述概述1.半导体存储器的定义 半导体存储器就是能存储大量二值信息（或称作二值数据）的半导体器件。它是属于大规模集成电路，由于计算机以及一些数字系统中要存储大量的数据，因此存储器是数字系统中不可缺少的组成部分，其组成框图如图7.1.1所示。输入/出电路I/O输入/出控制图7.1.1第2页/共74页2.存储器的性能指存储器的性能指标标 由于计算机处理的数据量很大，运算速度越来越快，故对存储器的速度和容量有一定的要求。所以将存储量和存取

2、速度作为衡量存储器的重要性能指标。目前动态存储器的容量已达109位/片，一些高速存储器的存取时间仅10ns左右。7.1 概述3.半导体存储器的分类（1）从存取功能上分类 从存取功能上可分为只读存储器（ReadOnly Memory，简称ROM）和随机存储器（Random Access Memory，简称RAM）。第3页/共74页ROM的特点是在正常工作状态下只能从中读取数据，不能快速随时修改或重新写入数据。其电路结构简单，而且断电后数据也不会丢失。缺点是只能用于存储一些固定数据的场合。7.1 概述a.ROM（非易失性存储器）ROM可分为掩模ROM、可编程ROM（Programmable Rea

3、dOnly Memory，简称PROM）和可擦除的可编程ROM（Erasable Programmable ReadOnly Memory，简称EPROM）。*掩模ROM在制造时，生产厂家利用掩模技术把数据写入存储器中，一旦ROM制成，其存储的数据就固定不变，无法更改。第4页/共74页EPROM是采用浮栅技术的可编程存储器，其数据不但可以由用户根据自己的需要写入，而且还能擦除重写，所以具有较大的使用灵活性。它的数据的写入需要通用或专用的编程器，其擦除为照射擦除，为一次全部擦除。电擦除的PROM有 E2PROM和快闪ROM。7.1 概述PROM在出厂时存储内容全为在出厂时存储内容全为1（或者全为

4、（或者全为0),用户用户可根据自己的需要写入，利用通用或专用的编程可根据自己的需要写入，利用通用或专用的编程器，将某些单元改写为器，将某些单元改写为0(或为或为1)。第5页/共74页b.随机存储器随机存储器RAM（读写存储器）（读写存储器）（静态易失性存储器）（静态易失性存储器）随机存储器为在正常工作状态下就可以随时向存储器里写入数据或从中读出数据。根据采用的存储单元工作原理不同随机存储器又可分为静态存储器（Static Random Access Memory，简称SRAM）和动态存储器（Dynamic Random Access Memory，简称DRAM）7.1 概述 SRAM的特点是数

5、据由触发器记忆，只要不断电，数据就能永久保存。但SRAM存储单元所用的管子数量多，功耗大，集成度受到限制，为了克服这些缺点，则产生了DRAM。它的集成度要比SRAM高得多，缺点是速度不如SRAM。第6页/共74页 RAM使用灵活方便，可以随时从其中任一指定地址读出（取出）或写入（存入）数据，缺点是具有数据的易失性，即一旦失电，所存储的数据立即丢失。例如：PC机系统上的内存，DDR=Double Data Rate双倍速率同步动态随机存储器。严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR，其中，SDRAM 是Synchronous Dynamic Random Access Memo

6、ry的缩写，即同步动态随机存取存储器。而DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系。7.1 概述第7页/共74页 从制造工艺上存储器可分为双极型和单极型（CMOS型），由于MOS电路（特别是CMOS电路），具有功耗低、集成度高的优点，所以目前大容量的存储器都是采用MOS工艺制作的。（2）从制造工艺上分类第8页/共74页硬盘:（港台称之为硬碟，英文名：Hard Disc Drive 简称HDD 全名 温彻斯特式硬盘）是电脑主要的存储媒介之一，由一个或者多个铝制

7、或者玻璃制的碟片组成。这些碟片外覆盖有铁磁性材料。绝大多数硬盘都是固定硬盘，被永久性地密封固定在硬盘驱动器中。ATA:全称Advanced Technology Attachment，是用传统的40-pin 并口数据线连接主板与硬盘的，外部接口速度最大为133MB/s.第9页/共74页IDE:英文全称为“Integrated Drive Electronics”，即“电子集成驱动器”，俗称PATA并口。SATA:（Serial ATA）口的硬盘又叫串口硬盘，是未来PC机硬盘的趋势.SATA II:是芯片巨头Intel英特尔与硬盘巨头Seagate希捷在SATA的基础上发展起来的，其主要特征是外

8、部传输率从SATA的150MB/s进一步提高到了300MB/s.SCSI:英文全称为“Small Computer System Interface”（小型计算机系统接口），是同IDE（ATA）完全不同的接口，IDE接口是普通PC的标准接口，而SCSI并不是专门为硬盘设计的接口，是一种广泛应用于小型机上的高速数据传输技术。第10页/共74页 不同的厂商，不同的组织，各自制定了自己的不同的厂商，不同的组织，各自制定了自己的FLASHFLASH存储卡标准，所以就有了存储卡标准，所以就有了现在五花八门的闪存卡。目前比较流行的闪存卡种类有现在五花八门的闪存卡。目前比较流行的闪存卡种类有CFCF卡、卡、

9、SDSD卡、卡、MMCMMC卡、卡、MSMS记忆棒、记忆棒、xDxD卡等，为了追求更快的读写速度和更小的体积，在这些卡的基础上，卡等，为了追求更快的读写速度和更小的体积，在这些卡的基础上，又衍生出了又衍生出了mini-SDmini-SD、RS-MMCRS-MMC、Ultra CFUltra CF、MS Pro DuoMS Pro Duo、T-FlashT-Flash等等更快速更等等更快速更小的卡种，使得原本复杂的存储卡卡种变得更加纷乱了。小的卡种，使得原本复杂的存储卡卡种变得更加纷乱了。FLASH存储器：又称闪存，它结合了又称闪存，它结合了ROMROM和和RAMRAM的长处，不仅具备电子可的长

10、处，不仅具备电子可擦除可编程（擦除可编程（EEPROMEEPROM）的性能，还不会断电丢失数据同时可以快速读取数据（）的性能，还不会断电丢失数据同时可以快速读取数据（NVRAMNVRAM的优的优势），势），U U盘和盘和MP3MP3里用的就是这种存储器。里用的就是这种存储器。第11页/共74页目前Flash主要有两种NOR Flash和NADN Flash。NOR Flash的读取和我们常见的SDRAM的读取是一样，用户可以直接运行装载在NOR FLASH里面的代码，这样可以减少SRAM的容量从而节约了成本。NAND Flash没有采取内存的随机读取技术，它的读取是以一次读取一块的形式来进行的

11、，通常是一次读取512个字节，采用这种技术的Flash比较廉价。用户不能直接运行NAND Flash上的代码，因此好多使用NAND Flash的开发板除了使用NAND Flah以外，还作上了一块小的NOR Flash来运行启动代码。一般小容量的用NOR Flash，因为其读取速度快，多用来存储操作系统等重要信息，而大容量的用NAND FLASH，最常见的NAND FLASH应用是嵌入式系统采用的DOC（Disk On Chip）和我们通常用的闪盘，可以在线擦除。第12页/共74页7.2 只读存储器（只读存储器（ROM）7.2.1 掩模只读存储器 在采用掩模工艺制作ROM时，其中存储的数据是由制

12、作过程中使用的掩模板决定的，此模板是厂家按照用户的要求专门设计的，因此出厂时数据已经“固化”在里面了。1.ROM的组成：ROM电路结构包含存储矩阵、地址译码器和输出缓冲器三个部分，其框图如图7.2.1所示。图7.2.1第13页/共74页a.存储矩存储矩阵阵 存储矩阵是由许多存储单元排列而成。存储单元可以是二极管、双极型三极管或MOS管，每个单元能存放1位二值代码（0或1)，而每一个或一组存储单元有一个相应的地址代码。图7.2.17.2.1 掩模只读存储器第14页/共74页b.地址译码器地址译码器c.输出缓冲器 输出缓冲器的作用提高存储器的带负载能力，另外是实现对输出状态的三态控制，以便与系统的

13、总线相联。地址译码器是将输入的地址代码译成相应的控制信号，利用这个控制信号从存储矩阵中把指定的单元选出，并把其中的数据送到输出缓冲器图7.2.17.2.1 掩模只读存储器第15页/共74页2.二极管二极管ROM电路电路7.2.1 掩模只读存储器 图7.2.2是具有2位地址输入码和4位数据输出的ROM电路。其地址译码器是由4个二极管与门构成，存储矩阵是由二极管或门构成，输出是由三态门组成的。图7.2.2第16页/共74页其中：其中：地址译码器是由4个二极管与门组成，A1、A0称为地址线，译码器将4个地址码译成W0W3 4根线上的高电平信号。W0W3叫做字线。图7.2.27.2.1 掩模只读存储器

14、存储矩阵是由4个二极管或门组成的编码器，当W0W3每根线分别给出高电平信号时，都会在D0D34根线上输出二进制代码，D0D3称为位线（或数据线）。第17页/共74页7.2.1 掩模只读存储器A0An-1W0W(2n-1)字线位线第18页/共74页输出端的缓冲器用来提高带负载能力，并将输出的高低电平变换成标准的逻辑电平。同时通过给定 EN 信号实现对输出的三态控制，以便与总线相联。在读出数据时，只要输入指定的地址代码，同时令 EN 0,则指定的地址内各存储单元所存数据便出现在数据输出端。7.2.1 掩模只读存储器第19页/共74页图7.2.2的存储的内容见表7.2.1图7.2.27.2.1 掩模

15、只读存储器第20页/共74页7.2.1 掩模只读存储器图7.2.3也可以用简化画法。凡是有二极管的位置，均用交叉点“.”表示，并且省略电阻、输出缓冲器和电源等符号，如图7.2.4所示。图7.2.2第21页/共74页注：a.通常将每个输出的代码叫一个“字”（WORD），W0W1为字线，D0D3为位线，其相交叉的点就是一个存储单元，其中有二极管的相当于存1,没有二极管相当于存0.因此交叉点的数目即为存储单元数。习惯上用存储单元的数目表示存储器的存储量（或称为容量）即b.二极管ROM的电路结构简单，故集成度可以做的很高，可批量生产，价格便宜。c.可以把ROM看成一个组合逻辑电路，每一条字线就是对应输

16、入变量的最小项，而位线是最小项的或，故ROM可实现逻辑函数的与或标准式。7.2.1 掩模只读存储器存储容量字数位数如上述ROM的存储量为4416位。第22页/共74页掩模ROM的特点：出厂时已经固定，不能更改，适合大量生产简单，便宜，非易失性7.2.1 掩模只读存储器第23页/共74页7.2.2 可编程只读存储器（可编程只读存储器（PROM）在开发数字电路新产品的工作过程中，或小批量生产产品时，由于需要的ROM数量有限，设计人员经常希望按照自己的设想迅速写入所需要内容的ROM。这就出现了PROM可编程只读存储器。PROM的整体结构和掩模ROM一样，也有地址译码器、存储矩阵和输出电路组成。但在出

17、厂时存储矩阵的交叉点上全部制作了存储单元，相当于存入了1.如图7.2.6所示 在图7.2.6中，三极管的be结接在字线和位线之间，相当于字线和位线之间的二极管。快速熔断丝接在发射极，当想写入0时，只要把相应的存储单元的熔断丝烧断即可。但只可编写一次图7.2.6第24页/共74页图7.2.7为168位的PROM结构原理图。写入时，要使用编程器7.2.1 可编程只读存储器（PROM）图7.2.7第25页/共74页 由此可见PROM的内容一旦写入则无法更改，只可以写一次，为了能够经常修改存储的内容，满足设计的要求，需要能多次修改的ROM，这就是可擦除重写的ROM。这种擦除分为紫外线擦除（EPROM）

18、和电擦除E2PROM。7.2.3 可擦除的可编程只读存储器（EPROM）一、EPROM（UltraViolet Erasable Programmable ReadOnly Memory，简称UVEPROM）EPROM和前面的PROM在总体结构上没有大的区别，只是存储单元不同，采用叠栅注入MOS管（Stackedgate Injuction MetalOxideSemiconductor，简称SIMOS）做为存储单元。第26页/共74页7.2.3 可擦除的可编程只读存储器（EPROM）1.采用叠栅技术的MOS管SIMOS图7.2.8为SIMOS的结构原理图和符号。它是一个N沟道增强型MOS管，

19、有两个重叠的栅极控制栅GC和浮置栅Gf。控制栅GC用于控制读写，浮置栅Gf用于长期保存注入的电荷。图7.2.8第27页/共74页图7.2.87.2.3 可擦除的可编程只读存储器（EPROM）当浮置栅上没注入电荷时，在控制栅上加上正常电压时能够使漏源之间 产生导电沟道，SIMOS管导通。但当浮置栅注入负电荷以后，必须在控制栅上加更高的电压，才能抵消浮置栅上负电荷形成导电沟道，故SIMOS管在栅极加正常电压时是不会导通的。2.工作原理第28页/共74页 由SIMOS管构成的存储单元如图7.2.9所示。7.2.3 可擦除的可编程只读存储器（EPROM）当设计人员想写入“1”时，首先应在漏源之间加较高

20、的电压（20V25V），发生雪崩击穿。同时在控制栅上加以高压脉冲（25V/50ms),在栅极电场的作用下，浮置栅上注入电荷。此时Gc加正常高电平时，SIMOS截止，Dj1,而浮置栅未注入电荷，Gc加正常高电平时SIMOS导通，Dj0.即写1的操作就是对浮置栅的充电操作。SIMOS管的EPROM用紫外线擦除，再写入新的数据。第29页/共74页7.2.3 可擦除的可编程只读存储器（EPROM）常用的EPROM有2716(2K8)、2732(4K8)、2764（8K8)等，型号后面的几位数表示的是存储容量，单位为K。第30页/共74页二二、E2PROM（Electrically Erasable P

21、rogrammable ReadOnly Memory，简写为，简写为E2PROM）7.2.3 可擦除的可编程只读存储器（EPROM）虽然紫外线擦除的EPROM具有重写功能，但擦除操作复杂，速度慢。为了祢补这些不足，则产生了用电信号擦除的PROM就是E2PROM。E2PROM的存储单元采用浮栅隧道氧化层MOS管，简称Flotox管，其结构图和符号如图7.2.11所示。图7.2.11第31页/共74页 Flotox的结构与SIMOS管相似，也是N沟道MOS管，也有两个栅极控制栅Gc和浮置栅Gf。不同的是Flotox管的浮置栅和漏区之间有个氧化层极薄的区域(2108m）隧道区。当隧道区的电场达到一

22、定程度（107V/cm）时，便在漏区和浮置栅之间出现导电隧道，电子可以双向通过，形成电流。7.2.3 可擦除的可编程只读存储器（EPROM）图7.2.11第32页/共74页在使用Flotox管做存储单元时，为了提高擦、写的可靠性，在E2PROM的存储单元中除了Flotox管子外，还有一个选通管，如图7.2.12所示。7.2.3 可擦除的可编程只读存储器（EPROM）*工作原理：a.读出状态 在读出时，控制栅Gc加3V电压，如图7.2.12所示，若Wj1，此时选通管T2导通，若Flotox的浮置栅没充电荷，则T1导通，在位线Bj上读出为0；若Flotox的浮置栅上充有电荷，则T1截止，在位线Bj

23、上读出为1.图7.2.12Gf3V5V第33页/共74页b.擦除（写擦除（写1）状态）状态7.2.3 可擦除的可编程只读存储器（EPROM）当擦除状态时，在控制栅和位线加高电压脉冲(20V/10ms)，使得浮置栅上存储电荷。当控制栅加正常电压时，Flotox管截止，一个字节被擦除，则这个字节的所有存储单元为1的状态。第34页/共74页c.写入（写写入（写0)状态状态 在写入情况下，令控制栅为0V，同时在在字线和位线上加20V/10ms的脉冲电压，应使写入的那些单元的Flotox管的浮置栅放电，然后在控制栅Gc加正常的3V电压，使Flotox管导通，则所存储的内容为0.注：虽然E2PROM改用电

24、信号擦除，但由于擦除和写入需要加高电压脉冲，且擦除和写入的时间仍然较长，所以正常工作只做ROM用。7.2.3 可擦除的可编程只读存储器（EPROM）第35页/共74页7.2.4 利用ROM实现组合逻辑函数从ROM的数据表可见：若把ROM的输入地址A1A0看作输入逻辑变量，将输出数据D3D2D1D0看作一组输出逻辑变量，那么输入输出之间实现的就是一组多输出的组合逻辑函数：地地地地 址址址址数数数数 据据据据A A1 1A A0 0DD3 3DD2 2DD1 1DD0 00 00 00 01 11 11 10 01 11 10 01 10 01 10 00 01 10 00 01 11 11 10

25、 01 10 0第36页/共74页 地址译码器是一个与阵列，它的输出包含了输入地址变量的全部最小项，每一条字线对应一个最小项；存储矩阵是一个或阵列，每一位输出数据都是将地址译码器输出的一些最小项相加。结论：用具有n位输入地址和m位数据输出的ROM可以获得一组（最多m个）任何形式的n变量组合逻辑函数。第37页/共74页例例 用用ROM实现下列组合逻辑函数。实现下列组合逻辑函数。解：解：第38页/共74页第39页/共74页第40页/共74页7.3 随机存储器随机存储器（RAM）随机存储器也叫随机读/写存储器，即在RAM工作时，可以随时从任一指定的地址读出数据，也可随时将数据写入指定的存储单元。其特

26、点是：读、写方便，使用灵活。缺点是：存入的数据易丢失（即停电后数据随之丢失）。分类：静态随机存储器（SRAM）和动态随机存储器（DRAM）。7.3.1 静态随机存储器（SRAM）一、SRAM的结构和工作原理 SRAM电路一般由存储矩阵、地址译码器和读/写控制电路（也叫输入/输出电路）三部分组成，其框图如图7.3.1所示。第41页/共74页其中：其中：*存储矩阵：它是由许多存储单元排列而成，每个存储单元都能存储1位二值数据（1或0)，在译码器和读/写电路的控制下，即可写入数据，也可读出数据。7.3.1 静态随机存储器（SRAM）图7.3.1第42页/共74页*地址译码器：地址译码器：地址译码器一

27、般都分为行地址译码器和列地址译码器两部分。行地址译码器将输入的地址代码的若干位A0Ai译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储单元；7.3.1 静态随机存储器（SRAM）第43页/共74页列地址译码器将输入地址代码的其余几位Ai1 An1译成某一根输出线上的高、低电平信号，从字线选中的一行存储单元中再选1位（或几位），使这些被选中的单元经读/写控制电路与输入/输出接通，以便对这些单元进行读、写操作。7.3.1 静态随机存储器（SRAM）第44页/共74页*读读/写控制电路写控制电路:读/写控制电路用于对电路的工作状态进行控制。当读/写控制信号R/W =1时，执行读操作，将存

28、储单元里的数据送到输入/输出端上；当 R/W 0时，执行写操作，加到输入/输出端上的数据被写入存储单元中。在读/写控制电路中另设有片选输入端 CS 。当CS 0时，RAM为正常工作状态；当CS 1时，所有的输入/输出端均为高阻态，不能对RAM进行读/写操作。7.3.1 静态随机存储器（SRAM）第45页/共74页注：上述框图的双注：上述框图的双向箭头表示一组可向箭头表示一组可双向传输数据的导双向传输数据的导线，它所包含的导线，它所包含的导线的数目等于并行线的数目等于并行输入输入/输出数据的位输出数据的位数。数。7.3.1 静态随机存储器（SRAM）*总之，一个RAM有三根线：地址线是单向的，它

29、传送地址码（二进制），以便按地址访问存储单元。数据线是双向的，它将数据码（二进制数）送入存储矩阵或从存储矩阵读出。读/写控制线传送读（写）命令，即读时不写，写时不读。第46页/共74页图图7.3.2为为10244位的位的RAM2114的工作原理的工作原理图图7.3.1 静态随机存储器（SRAM）图7.3.2A9第47页/共74页地址译码器：10根地址线A0A9，分2组，6根行地址输入线A8A3加到行地址译码器上，其输出为2664根行地址输出线X0X63；4根列地址输入线A2A0、A9加到列地址译码器上，译出24 16列地址输出线，其输出信号从已选中一行里挑出要读写的4个存储单元，即每个字线包含

30、4位I/O1 I/O4。7.3.1 静态随机存储器（SRAM）逻辑符号如图7.3.3所示图7.3.3其中：存储单元：64644096，排列成64行和64列的矩阵第48页/共74页*I/O1 I/O4：数据输入端也是数据读出端。读/写操作是由 R/W 和 CS 控制的。*读/写控制：当 CS 0，R/W 1时，为读出状态，存储矩阵地数据被读出，数据从I/O1 I/O4输出。当CS 0,R/W 0时，执行写入操作，I/O1 I/O4上的数据写入到存储矩阵中。7.3.1 静态随机存储器（SRAM）若CS 1，则所有的I/O端都处于禁止状态，将存储器内部电路与外部连线隔离，此时可以直接把I/O1 I/

31、O4与系统总线相连，或将多片2114的输入/输出端并联使用。第49页/共74页如：A9A2A0=0001,A8A3=111110时，则Y1=1,X62=1,这样可对它们交点D4D1进行读写操作。*存储矩阵：存储矩阵：2114中有中有64行行（164)列列4096个存储单元，每个存储单元都是由个存储单元，每个存储单元都是由6个个NMOS管管组成，其示意图如图组成，其示意图如图7.3.4所示。所示。7.3.1 静态随机存储器（SRAM）第50页/共74页二、二、SRAM的静态存储单的静态存储单元元 静态存储单元是在静态触发器的基础上附加门控管而成，它是靠触发器的自保持功能存储数据的。图7.3.5是

32、由六只N沟道增强型MOS管组成的静态存储单元。1.MOS管构成：7.3.1 静态随机存储器（SRAM）图7.3.5第51页/共74页图7.3.57.3.1 静态随机存储器（SRAM）其中：其中：T1T4：组成基本SR锁存器，用于记忆一位二值代码；T5、T6：是门控管，作模拟开关使用，用来控制触发器的Q、Q ，和 位线Bj、Bj 之间的联系。第52页/共74页T5、T6的开关状的开关状态是由态是由 字线字线Xi 决决定，当定，当Xi 1时，时，T5、T6导通，锁导通，锁存器的输出和位存器的输出和位线接通；当线接通；当 Xi0时，时，T5、T6截止，截止，锁存器与位线断锁存器与位线断开。开。图7.

33、3.57.3.1 静态随机存储器（SRAM）T7、T8：是每一列存储单元公用的两个门控管，用于和读/写缓冲放大器之间的连接第53页/共74页T7、T8是由列是由列地址译码器的地址译码器的输出端输出端Yj来控来控制的。当制的。当 Yj 1时，所在的列时，所在的列被选中被选中，T7、T8导通，这时导通，这时第第i行第行第j 列的列的单元的单元与单元的单元与缓冲器相连；缓冲器相连；当当 Yj 0 时，时，T7、T8截止。截止。图7.3.57.3.1 静态随机存储器（SRAM）第54页/共74页工作原理：工作原理：7.3.1 静态随机存储器（SRAM）当存储单元所在的一行和所在地一列同时被选中以后，即

34、Xi 1，Yj 1，T5、T6、T7、T8均处于导通状态，Q、Q 和 Bj、Bj 之间接通。若这时CS 0，R/W 1,则读/写缓冲放大器的A1接通，A2、A3不通，Q的状态经A1送到I/O端，实现数据读出图7.3.5第55页/共74页若若 CS 0，R/W 0，则，则A1不通，不通，A2、A3接接通，加到通，加到I/O的的数据被写入存储数据被写入存储单元。单元。注：由于CMOS电路的功耗极低，虽然制造工艺比较复杂，但大容量的静态存储器几乎全部采用CMOS存储单元7.3.1 静态随机存储器（SRAM）图7.3.5第56页/共74页7.4 存储容量的扩展 当使用一片ROM或RAM器件不能满足对存

35、储容量的需求时，则需要将若干片ROM或RAM组合起来，构成更大容量的存储器。存储容量的扩展方式有两种：位扩展方式和字扩展方式。7.4.1 位扩展方式 若每一片ROM或RAM的字数够用而位数不足时，应采用位扩展方式。接法：将各片的地址线、读写线、片选线并联即可第57页/共74页图图7.4.1是用是用8片片10241的的RAM构成构成10248的的RAM接线图。接线图。7.4.1 位扩展方式图7.4.1第58页/共74页图7.4.2是由两片2114扩展成10248位的RAM电路连线图。7.4.1 位扩展方式第59页/共74页7.4.2 字扩展方字扩展方式式 若每一片存储器(ROM或RAM）的数据位

36、数够而字数不够时，则需要采用字扩展方式，以扩大整个存储器的字数，得到字数更多的存储器。例7.4.1 用4片2568位的RAM接成一个10248位的RAM接线图10248 RAM解：第60页/共74页每一片每一片2568的的A0 A7可提供可提供28256个地址，为个地址，为00到到11，用扩展的字，用扩展的字A8、A9构成的两位代码构成的两位代码区别四片区别四片2568的的RAM，即将，即将A8、A9译成四个低译成四个低电平信号，分别接到四片电平信号，分别接到四片2568RAM的的CS ，如下，如下表表A9A8CS1 CS2 CS3 CS4 0 00 00 01 11 11 10 01 11

37、10 01 11 11 10 01 11 10 01 11 11 11 11 11 10 07.4.2 字扩展方式第61页/共74页四片四片2568RAM地址分配地址分配为为7.4.2 字扩展方式(2)(3)(4)第62页/共74页实现的电路如图实现的电路如图7.4.3所所示示7.4.2 字扩展方式图7.4.3第63页/共74页图图7.4.4为由为由4片片2114构成的构成的40964位位RAM的电路连线的电路连线图。图。7.4.2 字扩展方式第64页/共74页其各片其各片RAM电路的地址分配如表电路的地址分配如表7.2.17.4.2 字扩展方式注：注：由于ROM芯片上没有读/写控制端，所以除

38、此之外位扩展方式其余引出线的接法和RAM相同；而字扩展方式也同样适用于ROM。第65页/共74页 如果一片如果一片RAM或或ROM的位数和字数都不够，的位数和字数都不够，就需要同时采用位扩展和自扩展方法，用多片组成就需要同时采用位扩展和自扩展方法，用多片组成一个大的存储器系统，以满足对存储容量的要求。一个大的存储器系统，以满足对存储容量的要求。7.4.2 字扩展方式例7.4.2 试用2564位的RAM，用复合扩展的方法组成10248位的RAM。要求：画出连线图；指出当R/W=1，地址为0011001100时，哪个芯片组被选通？指出芯片组(0)、(1)、(2)、(3)的地址范围。解：（1)先用位

39、扩展方式构成2568位的RAM，其连线图如图7.4.5所示；第66页/共74页再由字扩展方式构成再由字扩展方式构成10248位位RAM，如图，如图7.4.6所所示，所以一共用了示，所以一共用了8片片2564位的位的RAM。7.4.2 字扩展方式第67页/共74页(2)当地址码为当地址码为0011001100,且且R/W=1 时，时，A9A8=00，2568(1)组被选中，其他组被封锁。组被选中，其他组被封锁。(3)2568(1)的地址为（0000000000)B(0011111111)B;2568(2)的地址为（0100000000)B(0111111111)B;2568(3)的地址为（100

40、0000000)B(1011111111)B;2568(4)的地址为（1100000000)B(1111111111)B。7.4.2 字扩展方式第68页/共74页1024 x 8RAM例：用4片256 x 8位RAM1024 x 8位 存储器第69页/共74页第70页/共74页RAMRAM标号标号地址分配地址分配A A9 9A A8 8(A(A7 7A A0 0)（1 1）00(00000000)00(11111111)00(00000000)00(11111111)02550255（2 2）01(00000000)01(11111111)01(00000000)01(11111111)256

41、511256511（3 3）10(00000000)10(11111111)10(00000000)10(11111111)512767512767（4 4）11(00000000)11(11111111)11(00000000)11(11111111)76810237681023第71页/共74页RAM 扩展方法小结：扩展方法小结：1.位扩展（字长扩展）位扩展（字长扩展）（1）把若干片位数相同的）把若干片位数相同的RAM芯片地址线共用；芯片地址线共用；（2）R/W、CS线共用；线共用；（3）每个）每个RAM的的I/O端并行输出。端并行输出。2.字扩展字扩展（1）把原地址线共用，）把原地址线共用，I/O端共用；端共用；（2）R/W线共用；线共用；（3）根据需要再增加适当的地址线去控制）根据需要再增加适当的地址线去控制RAM的的CS端。端。3.字和位同时扩展：将上述两种扩展方法结合起来，一般先进字和位同时扩展：将上述两种扩展方法结合起来，一般先进行位扩展，然后再进行字扩展。行位扩展，然后再进行字扩展。第72页/共74页作作 业业题7.2 题7.5 题7.6第73页/共74页感谢您的观看！第74页/共74页