数字电路逻辑设计半导体存储器1.pptx

《数字电路逻辑设计半导体存储器1.pptx》由会员分享，可在线阅读，更多相关《数字电路逻辑设计半导体存储器1.pptx（47页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、存储器的存储媒介有多种，应用范围也非常广泛。存储器的存储媒介有多种，应用范围也非常广泛。软磁盘软磁盘磁带磁带硬盘硬盘内存条内存条光盘光盘优盘优盘数码相机用数码相机用SM卡卡7.1 存储器概述存储器概述第1页/共47页7.1 存储器概述存储器概述存储器：专用于存放大量二进制数码的器件存储器：专用于存放大量二进制数码的器件按材料分类按材料分类 1)1)磁介质类磁介质类软磁盘、硬盘、磁带、软磁盘、硬盘、磁带、2)2)光介质类光介质类CDCD、DVDDVD、MOMO、3)3)半导体介质类半导体介质类SDRAMSDRAM、EEPROMEEPROM、FLASH ROMFLASH ROM、按功能分类按功能分

2、类 主要分主要分RAMRAM和和ROMROM两类，不过界限逐渐模糊两类，不过界限逐渐模糊 RAM:SDRAM,RAM:SDRAM,磁盘，磁盘，ROM:CD,DVD,FLASH ROM,EEPROMROM:CD,DVD,FLASH ROM,EEPROM存储器一般概念存储器一般概念讨论学习半导体介质类存储器件的结构功能和使用特点讨论学习半导体介质类存储器件的结构功能和使用特点第2页/共47页半导体存储器是用半导体器件来存储二值信息的大规模集成电路。半导体存储器是用半导体器件来存储二值信息的大规模集成电路。集集成成度度高高、体体积积小小、可可靠靠性性高高、价价格格低低、外外围围电电路路简简单单且且易

3、易于于接接口口、便便于于自自动化批量生产。动化批量生产。半半导导体体存存储储器器主主要要用用于于电电子子计计算算机机和和某某些些数数字字系系统统，存存放放程程序序、数数据据、资资料料等。等。7.1.1 7.1.1 半导体存储器的特点与应用半导体存储器的特点与应用第3页/共47页 半导体存储器种类很多，其简单分类如下：半导体存储器种类很多，其简单分类如下：双极型存储器双极型存储器：是以双极性触发器为基本存储单元，具有工作速度快，功耗大的特点，主要用是以双极性触发器为基本存储单元，具有工作速度快，功耗大的特点，主要用于对工作速度要求较高的场合。于对工作速度要求较高的场合。MOSMOS型存储器型存储

4、器 是以是以MOS触发器为基本存储单元，它具有集成度高、功耗小、工艺简单等特点，触发器为基本存储单元，它具有集成度高、功耗小、工艺简单等特点，主要用于大容量存储系统中。主要用于大容量存储系统中。从制造工艺上分：从制造工艺上分：7.1.27.1.2半导体存储器分类半导体存储器分类第4页/共47页 RAM(Random Access Memory)随机存取存储器随机存取存储器ROM(Read Only Memory)只读存储器只读存储器随机存取存储器：在运行状态可以随时进行读或写操作随机存取存储器：在运行状态可以随时进行读或写操作RAM信息易失：信息易失：芯片必须供电才能保持存储的数据芯片必须供电

5、才能保持存储的数据SRAMDRAM只读存储器：通过特定方法写入数据，正常工作时只能读出只读存储器：通过特定方法写入数据，正常工作时只能读出ROM信息非易失：信息一旦写入，即使断电也不会丢失信息非易失：信息一旦写入，即使断电也不会丢失ROM(工厂掩膜工厂掩膜)PROM(一次编程一次编程)7.1.27.1.2半导体存储器分类半导体存储器分类EPROM(多次编程多次编程)从存取信息方式上分：从存取信息方式上分：顺序存取存储器顺序存取存储器(SAM)(SAM)：如先入先出型和先入后出型：如先入先出型和先入后出型 SAM(Sequential Access Memory)顺序存取存储器顺序存取存储器第5

6、页/共47页容量：存储单元总数（容量：存储单元总数（bit），），一个基本存储单元能存储一个基本存储单元能存储位位(Bit)(Bit)的信息，的信息，即一个即一个0 0或一个或一个1 1。存取时间：表明存储器工作速度，存取时间：表明存储器工作速度，通常用读通常用读(或写或写)周期描述。周期描述。其它：材料、功耗、封装形式等等其它：材料、功耗、封装形式等等7.1.3 存储器存储器主要性能指标主要性能指标1Kbit=1024bit=21Kbit=1024bit=21010bit 128Mbit=134217728bit=2bit 128Mbit=134217728bit=22727bitbit字长

7、：一个芯片可以同时存取的比特数字长：一个芯片可以同时存取的比特数，存储器的读写操作是以存储器的读写操作是以字字为单位的，为单位的，每一个字可包含多个位。每一个字可包含多个位。1 1位、位、4 4位、位、8 8位、位、1616位、位、3232位等等位等等标称：字数标称：字数位数位数读操作和写操作时序图：存储器的工作时序关系读操作和写操作时序图：存储器的工作时序关系例如：例如：字数字数：字长字长：每次可以读：每次可以读(写写)二值码的个数二值码的个数总容量总容量第6页/共47页字数字数（通常以字节个数为单位）（通常以字节个数为单位）字长字长（通常以字节为单位）（通常以字节为单位）存储器第7页/共4

8、7页 不同的存储器芯片，其存储容量是不同的。例如某一半导体存储器芯片，共有4K个存储单元，每个单元存储8位二进制信息，则该芯片的存储容量是4K8bits或4K字节，简称4KB。字节数（4K个字节数）字节长字节长B B（一个字节（一个字节8bits8bits）存存储储器器第8页/共47页7.2顺序存取存储器（顺序存取存储器（SAM）7.2.1动态动态CMOS反相器反相器7.2.2动态动态CMOS移存单元移存单元7.2.3动态移存器和顺序存取存储器动态移存器和顺序存取存储器Sequential Access Memory第9页/共47页7.2.1 动态动态CMOS反相器反相器由由传传输输门门和和C

9、MOS反反相相器器组组成成。电电路路中中T1、T2栅栅极极的的寄寄生生电电容容C是是存储信息的主要存储信息的主要“元件元件”。MOS管栅电容管栅电容C的暂存作用的暂存作用栅电容栅电容C充电迅速，放电缓慢，因此可以暂存输入信息。若每隔一定时间对充电迅速，放电缓慢，因此可以暂存输入信息。若每隔一定时间对C补充补充一次电荷，使信号得到一次电荷，使信号得到“再生再生”，可长期保持，可长期保持C上的上的1信号，这一操作过程通常称为信号，这一操作过程通常称为“刷新刷新”。CP的周期不能太长，一般应小于的周期不能太长，一般应小于msms。电路结构电路结构图7-2-1 动态CMOS反相器vI+TG1CPCRV

10、DDT2T1vOCP+第10页/共47页7.2.2 动态动态CMOS移存单元移存单元动态动态CMOS移存单元由两个动态移存单元由两个动态CMOS反相器串接而成。反相器串接而成。当当CP=1=1时，主动态反相器接收信息，从动态反相器保持原存信息；时，主动态反相器接收信息，从动态反相器保持原存信息；CP=0=0时，主动时，主动态反相器保持原存信息，从动态反相器随主动态反相器变化。每经过一个态反相器保持原存信息，从动态反相器随主动态反相器变化。每经过一个CP，数据向右，数据向右移动一位。移动一位。主主从从1 1位位ITG1CPC1VDDT2T1OCPTG2CPC2VDDT4T3CP图7-2-2 动态

11、CMOS移存单元第11页/共47页7.2.2 动态动态CMOS移存单元移存单元第12页/共47页7.2.3 动态移存器和顺序存取存储器动态移存器和顺序存取存储器动态移存器动态移存器动态移存器可用动态动态移存器可用动态CMOS移存单元串接而成，主要用来组成顺序存取存储器移存单元串接而成，主要用来组成顺序存取存储器(SAM)。第13页/共47页7.2.3 动态移存器和顺序存取存储器动态移存器和顺序存取存储器动态移存器动态移存器动态移存器可用动态动态移存器可用动态CMOS移存单元串接而成，主要用来组成顺序存取存储器移存单元串接而成，主要用来组成顺序存取存储器(SAM)。由于需要读出的数据必须在由于需

12、要读出的数据必须在CP的推动下，逐位移动到输出端才可读出，所以存取的推动下，逐位移动到输出端才可读出，所以存取时间较长，位数越多，最大存取时间越长。时间较长，位数越多，最大存取时间越长。0121023串入串入串出串出CPCP1位动态移存单元位动态移存单元图7-2-3 1024位动态移存器示意图第14页/共47页(1)(1)循环刷新循环刷新片选端为片选端为0。只要不断电，信息可在。只要不断电，信息可在动态中长期保存。动态中长期保存。(2)(2)边写边读边写边读片选端为片选端为1，写，写/循环为循环为1，且读控制，且读控制端也为端也为1。(3)(3)只读不写，数据刷新只读不写，数据刷新片选端为片选

13、端为1，写，写/循环为循环为0，读控制端，读控制端为为1。先入先出先入先出(FIFO)型型SAM特点：特点：每次对外读每次对外读(或写或写)一个并行的位数据，即一个一个并行的位数据，即一个字字。SAM中的数据字只能按中的数据字只能按“先入先出先入先出”的原则顺序读出。的原则顺序读出。&1&G20G301024位动态移存位动态移存器器CPCP&O0G40I0&1&G21G311024位动态移存位动态移存器器CPCP&O1G41I1&1&G27G371024位动态移存位动态移存器器CPCP&O7G47I7&写写/循环循环片选片选读读图7-2-4 10248位FIFO型SAMG1第15页/共47页图

14、7-2-5 m4位FILO型SAMI/O控制电路控制电路1ENQ0Qm-1 m位位双向双向移存器移存器SL/SRCPG2G1I/O0R/WCPENENI/O3EN111Q0Qm-1 m位位双向双向移存器移存器SL/SRCP先入后出先入后出(FILO)型型SAM写操作：写操作：移移存存器器执执行行右右移移操操作作，由由I/O端端最最先先送送入入的的数数据据存存于于各各移移存器的最右端。存器的最右端。读操作：读操作：移移存存器器执执行行左左移移操操作作，存存于于各各移移存存器器最最左左端端的的数数据据最最先先由由I/O端读出。端读出。第16页/共47页7.3随机存取存储器（RAM）7.3.1 RA

15、M的基本结构的基本结构7.3.2 RAM芯片介绍芯片介绍7.3.3 RAM容量扩展容量扩展二、二、RAM的存储单元（的存储单元（SRAM、DRAM）一、一、RAM的结构框图的结构框图一、一、字长（位数）的扩展字长（位数）的扩展二、二、字数的扩展字数的扩展Random Access Memory第17页/共47页存储矩阵存储矩阵输入输入/输出控制电路输出控制电路 地地址址译译码码器器数据输入数据输入/输出输出地址输输入入控制信号输入控制信号输入(CS、R/W)地址译码器：地址译码器：对外部输入的地对外部输入的地址码进行译码，唯一地选择存址码进行译码，唯一地选择存储矩阵中的一个存储单元储矩阵中的一

16、个存储单元输入输入/输出控制电路：输出控制电路：对选中的对选中的存储单元进行读出或写入数据存储单元进行读出或写入数据的操作的操作存储矩阵：存储矩阵：存储器中各个存储存储器中各个存储单元的有序排列单元的有序排列7.3.1 RAM的结构的结构一、一、RAM的结构框图的结构框图第18页/共47页7.3.1 RAM的结构的结构A0Ai行地址译码器.列地址译码器Ai+1An-1存储矩阵读写控制电路CSR/WI/O地址输入控制输入数据输入/输出三组输入信号：地址输入、控制输入和数据输入三组输入信号：地址输入、控制输入和数据输入一组输出信号：数据输出一组输出信号：数据输出大容量大容量RAM数据输入输出合为双

17、向端口数据输入输出合为双向端口第19页/共47页1.存储矩阵图中，1024个字排 列 成 3232的矩阵。为了存取方便，给它们编上号。32行 编 号 为 X0、X1、X31，32列 编 号 为 Y0、Y1、Y31。这样每一个存储单元都有了一个固定的编号，称为地址。第20页/共47页A0A1A2A3CSX0CSX1CSX15行地址译码器列地址译码器A4 A5 A6 A7CSY0CSY1CSY15011516173232241255存储单元数量多，将存储单元排列成矩阵形式（存储器阵列）存储单元数量多，将存储单元排列成矩阵形式（存储器阵列）阵列中各单元的选择称地址译码阵列中各单元的选择称地址译码A0

18、A1A2A3A4A5A6A7CS0CS1CS255地址译码器存储器阵列01255单译码单译码:n位地址构成 条地址线。若n=10，则有1024条地址线行列（双）译码行列（双）译码:将地址分成两部分，分别由行译码器和列译码器共同译码,其输出为存储矩阵的行列选择线，由它们共同确定欲选择 的地址单元。2地址译码第21页/共47页例如，输入地址码A9A8A7A6A5A4A3A2A1A0=0000000001，则行选线 X11、列选线Y01，选中第X1行第Y0列的那个存储单元。采用双译码结构。行地址译码器：5输入32输出，输入为A0、A1、A4，输出为X0、X1、X31；列地址译码器：5输入32输出，输

19、入为A5、A6、A9，输出为Y0、Y1、Y31，这样共有10条地址线。2地址译码第22页/共47页8根列地址选择线32根行地址选择线1024个存储单元，排成3284的矩阵图中的每个地址译码选通时有四个存储单元同时输入输出；存储器容量为图中的每个地址译码选通时有四个存储单元同时输入输出；存储器容量为256字字4位位1024bit存储器存储矩阵结构存储器存储矩阵结构第23页/共47页 3.片选及输入/输出控制电路 当选片信号CS1时，G5、G4输出为0，三态门G1、G2、G3均处于高阻状态，I/O端与存储器内部完全隔离，存储器禁止读/写操作，即不工作。当CS0时，芯片被选通：当R/W1时，G5输出

20、高电平，G3被打开，被选中的单元所存储的数据出现在I/O端，存储器执行读操作；当R/W 0时，G4输出高电平，G1、G2被打开，此时加在I/O端的数据以互补的形式出现在内部数据线上，存储器执行写操作。第24页/共47页图7-3-1 2561位RAM示意图 X地地址址译译码码器器Y 地址地址译码器译码器1,1A0A1A2A3X0(行行)X15T0T0T15Y0(列列)Y15A4A5A6A7位线位线行行存储矩阵存储矩阵I/O电路电路G1DG4G5G2I/OR/W&D1ENCS16,1列列1,16T15位线位线16,161EN1EN&G3 第25页/共47页从从RAM的结构再看的结构再看RAM指标的

21、意义：指标的意义：容量：指存储矩阵的大小，即阵列中所有存储单元的总数容量：指存储矩阵的大小，即阵列中所有存储单元的总数字数字数2n：指地址单元的总数为：指地址单元的总数为2n，n为为RAM外部地址线的外部地址线的 根数根数字长：指每个地址单元中的数据位数；也即是每次寻址后字长：指每个地址单元中的数据位数；也即是每次寻址后 从存储器中读出（或写入）的数据位数从存储器中读出（或写入）的数据位数7.3.1 RAM的结构的结构存储容量字数（存储容量字数（2n）字长（数据位数）字长（数据位数）第26页/共47页1 1、静态静态MOS RAM（SRAM）7.3.2 RAM存储单元图7-3-2 六管CMOS

22、静态存储单元VDDDDTjTj YjT1T3QQT5T2T4T6Xi位位 线线位位 线线第27页/共47页Xi=1，T5、T6导通，触发器与位线接通Xi=0，T5、T6截止，截止，触发器与位线隔离触发器与位线隔离Yj=1，Tj、Tj均导均导通，触发器的输出才通，触发器的输出才与数据线接通，该单与数据线接通，该单元才能通过数据线传元才能通过数据线传送数据送数据来自行地址译来自行地址译码器的输出码器的输出来自列地址译来自列地址译码器的输出码器的输出7.3.2 RAM存储单元1 1、静态静态MOS RAM（SRAM）图7-3-2 六管CMOS静态存储单元VDDDDTjTj YjT1T3QQT5T2T

23、4T6Xi位位 线线位位 线线由于数据由触发器记忆，只要不断电，信息就可以永久保存。采用CMOS管，所以静态功耗极小。第28页/共47页2 2、动态动态MOS RAM（DRAM）DRAMDRAM存储数据原理：存储数据原理：基于基于MOS管栅极电容的电荷存储效应管栅极电容的电荷存储效应DRAMDRAM三个工作过程三个工作过程：写入数据写入数据 读出数据读出数据 刷新数据刷新数据存储数据的电容存储数据的电容存储单元存储单元写入数据的写入数据的控制门控制门读出数据的读出数据的控制门控制门写入刷新控写入刷新控制电路制电路来自行地址译码来自行地址译码器的输出器的输出来自列地址译来自列地址译码器的输出码器

24、的输出7.3.2 RAM存储单元第29页/共47页 写入数据写入数据若若DI0，电容充电；，电容充电；若若DI1，电容放电。，电容放电。当当Xi Yj 0时，写入的数据时，写入的数据由由C保存。保存。R/W=0,G1开通，开通，G2被封锁，输入数据被封锁，输入数据DI经经G3反反相，被存入电容相，被存入电容C中。中。&DRAM工作描述工作描述7.3.2 RAM存储单元第30页/共47页 读位线信号分两路，读位线信号分两路，一路经一路经T5 由由DO 输出输出；另一路经另一路经G2、G3、T1对对存储单元刷新。存储单元刷新。R/W=1,G2开通，开通，G1被封锁，被封锁，读出数据读出数据若若C上

25、充有上充有电荷且使电荷且使T2导通，则读导通，则读位线获得低电平，输出位线获得低电平，输出数据数据0；反之，；反之，T2截止，截止，输出数据输出数据1。&DRAM工作描述工作描述7.3.2 RAM存储单元第31页/共47页若读位线为低电平，经若读位线为低电平，经过过G3反相后为高电平，反相后为高电平，对电容对电容C充电；充电；刷新数据刷新数据&若读位线为高电平，经若读位线为高电平，经过过G3反相后为低电平，反相后为低电平，电容电容C放电；放电；当当R/W=1,且且Xi=1时，时，C上的数据经上的数据经T2、T3到到达达“读读”位线，然后经位线，然后经写入刷新控制电路对存写入刷新控制电路对存储单

26、元刷新储单元刷新此时此时,Xi有效的整个一行存储单元被刷新。由于列有效的整个一行存储单元被刷新。由于列选择线选择线Yj无效，因此数据不被读出无效，因此数据不被读出DRAM工作描述工作描述7.3.2 RAM存储单元第32页/共47页T1G2&T2T3T4T4T5T6TjYjC0C0CG1XiWRVDDVDD预充预充脉冲脉冲读行线读行线写写位位线线写行线写行线读读位位线线D 三管动态NMOS存储单元(2)(2)三管三管NMOS动态存储单元动态存储单元 NMOS管管T2的的栅栅电电容容C用用来来暂暂存存数据。数据。预充电：预充电：读出操作：读出操作：写入操作：写入操作：刷刷新新操操作作：通通过过内内

27、部部的的读读、写写操操作作，使使C中的信息得以长期保持。中的信息得以长期保持。第33页/共47页3 3、单管、单管NMOS动态存储单元动态存储单元图7-3-4 单管NMOS动态存储单元xiTCSC0D位位线线由由一一个个门门控控管管T和和一一个个存存储储信信息息的的电电容容CS组成组成。由由于于分分布布电电容容 C0 CS，所所以以位位线线上上的的读读出出电电压压信信号号很很小小，需需用用高高灵灵敏敏度度读读出出放放大大器器进进行行放放大大；且且每每次次读读出出后后必必须须立即对该单元进行立即对该单元进行刷新刷新，以保留原存信息。，以保留原存信息。7.3.2 RAM存储单元第34页/共47页利

28、用触发器保存数据利用触发器保存数据写入时在写入时在D D和和/D/D上加上反相信号，引起触发器的翻转即可上加上反相信号，引起触发器的翻转即可数据读出非破坏性，一次写入，可以反复读出数据读出非破坏性，一次写入，可以反复读出存储单元占用管元多，每比特面积大、功耗高存储单元占用管元多，每比特面积大、功耗高动态存储单元动态存储单元利用栅级电容上的存储电荷保存数据利用栅级电容上的存储电荷保存数据写入过程是给电容充电或放电的过程写入过程是给电容充电或放电的过程破坏性读出破坏性读出存储单元管元少、面积小、功耗低、利于海量存储存储单元管元少、面积小、功耗低、利于海量存储需要刷新时序控制需要刷新时序控制存储单元

29、特点比较：存储单元特点比较：静态存储单元静态存储单元第35页/共47页RAM的工作时序（以写入过程为例）写入操作过程如下：（1）欲写入单元的地址加到存储器的地址输入端；（2）加入有效的选片信号CS；（3）将待写入的数据加到数据输入端。（3）在R/W 线上加低电平，进入写工作状态；（4）让选片信号CS无效，I/O端呈高阻态。第36页/共47页1.SRAM芯片芯片M6264：容量为：容量为：8192字字8位（常称位（常称为为8K 8）8 8条条数数据据线线，每每字字长长度度为为 8 8位位 1 13 3条条地地址址线线，存存储储字字数数为为：2 21 13 38 8 图7-3-5 HM6264外引

30、线排列图R/WNCGND15141613171218111910209218227236245254263272281A12A7A6A5A4A3A2A1A0I/O0I/O1I/O2VDDCS2A8A9A11OEA10CS1I/O7I/O6I/O5I/O4I/O3HM62647.3.3 RAM产品介绍产品介绍CS1、CS2是选片端，OE是输出使能端，R/W是读写控制端。第37页/共47页表7-3-2 HM6264工作状态工作状态工作状态CS1CS2OER/WI/O 读（选中）读（选中）0101输出数据输出数据写（选中）写（选中）010输入数据输入数据维持（未选中）维持（未选中）1高阻浮置高阻浮置

31、维持（未选中）维持（未选中）0高阻浮置高阻浮置输出禁止输出禁止0111高阻浮置高阻浮置7.3.3 RAM产品介绍产品介绍M6264内部结构内部结构第38页/共47页2、RAM芯片芯片 (6116)(6116)61166116为为2K82K8位的静态位的静态CMOSRAMCMOSRAM100CS片选0OE输出使能10WE读/写控制稳定稳定A0 A10地址码输入高 阻 态输 出输 入D0 D7输 出工作模式低功耗维持读写61166116的功能表A0A10是地址码输入端，D0D7是数据输出端，CS是选片端，OE是输出使能端，WE是读写控制端。7.3.3 RAM产品介绍产品介绍第39页/共47页123

32、456789181716151413121110A2A1A0A3A4A5A6A7A8A9CSGNDVCCD3D2D1D0R/WRAM 21143、SRAM芯片：芯片：2114地址线地址线10根，数据线根，数据线4根根容量为：容量为：1024字字4位（位（1K 4）7.3.3 RAM产品介绍产品介绍第40页/共47页7.3.4 RAM的容量扩展的容量扩展1位扩展:位数扩展利用芯片的并联方式实现第41页/共47页7.3.4 RAM的容量扩展的容量扩展1位扩展:位数扩展利用芯片的并联方式实现用8片1024（1K）1位RAM构成的10248位RAM系统。第42页/共47页2字扩展7.3.4 RAM的容量扩展第43页/共47页2字扩展例：用8片1K8位RAM构成的8K8位RAM。第44页/共47页7.3.4 RAM的容量扩展第45页/共47页7.3.4 RAM的容量扩展第46页/共47页感谢您的观看！第47页/共47页