逻辑门电路00001学习.pptx

《逻辑门电路00001学习.pptx》由会员分享，可在线阅读，更多相关《逻辑门电路00001学习.pptx（97页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、问：黑匣子里面是什么？答：半导体器件、电阻和电容等。半导体器件又分二极管、三极管和场效应管问：关键器件是什么？答：半导体器件。以上均与模电类似，问：数电与模电的区别？答：半导体器件的工作状态不同。第2页/共97页第1页/共97页如：三极管有3个状态：放大：线性：模电饱和 ce间好像开关闭合截止：非线性：数电：开关打开：开关状态所以，半导体器件在数电中叫开关器件，它们工作在开关状态，表现出开关特性门电路的工作基础：开关器件的开关特性（半导体器件的开关特性）第3页/共97页第2页/共97页uIVCCuORS输输出出信信号号输输入入信信号号 图2-1-1 获得高、低电平的基本方法 1.3 二极管和三

2、极管的开关特性二极管和三极管的开关特性第4页/共97页第3页/共97页1.单向导电性：（硅管）正向电压VF0.7V 正向导通 ：正向管压降0.7V VF0.5V反向截止：反向电阻无穷大理想模型：外加正压导通：正向电阻为0 正向管压降为0外加反压截止：反向电阻为无穷大相当于一个受外加电压极性控制的开关二极管的开关特性二极管的开关特性第5页/共97页第4页/共97页取代图2-1-1中的S，得二极管开关电路。当Ui=UIH=VCC时，D截止，Uo=UOH=VCC；当Ui=UIL时，D导通，Uo=UOL=0。因此可用Ui的高、低电平控制二极管的开关状态，并可在输出端得到相应的高、低电平输出信号。二极管

3、的开关特性二极管的开关特性第6页/共97页第5页/共97页在在t1时刻输入电压由时刻输入电压由+VF跳变到跳变到-VR,会出现很大会出现很大的反向电流的原因是的反向电流的原因是电电荷存储效应荷存储效应。（a）二极管电路）二极管电路（b）输入电压波形）输入电压波形（c）理想电流波形）理想电流波形（d）实际电流波形）实际电流波形第7页/共97页第6页/共97页二极管的开通时间：二极管从截止转为正向导通所需的时间与反向恢复时间相比非常短，可忽略不记开关速度主要受反向恢复时间的影响反向恢复时间：用来衡量开关速度的快慢，纳秒数量级，值愈小，开关速度愈快，允许信号频率愈高。用一般的示波器不易观察到。在高频

4、信号情况下需要考虑。2.二极管反向恢复时间二极管反向恢复时间tre第8页/共97页第7页/共97页三极管的开关特性三极管的开关特性1.开关特性开关特性如用三极管代替图如用三极管代替图2-1-1中的中的S，得，得三极管三极管开关电路。开关电路。三极管有截止、放大、三极管有截止、放大、饱和三个工作区。饱和三个工作区。第9页/共97页第8页/共97页当uI 0时，uBE 0，三极管工作在截止区特点：基极电流iB 0，集电极电流iC=ICE 0三极管的集-射极之间相当于一个断开的开关。这时的输出电压为uo=UOH VCC。三极管的开关特性三极管的开关特性第10页/共97页第9页/共97页当uI为正，且

5、使 时，三极管工作在饱和区特点：集射间的饱和压降UCES 0集射间如同开关短路一样，uo=UOL 0。因此，只要用uI的高、低电平控制三极管分别工作在饱和和截止状态，就可控制它的开关状态，并在输出端得到相对应的高、低电平。三极管的开关特性三极管的开关特性第11页/共97页第10页/共97页当三极管在截止与饱和导通两种状态间转换时，由于三极管内部电荷的建立和消散均需一定的时间，所以转化需要一定时间。如图，基级输入理想方波电压，iC变化延迟于输入变化，且上升和下降沿变缓慢。2.三极管的开关时间三极管的开关时间第12页/共97页第11页/共97页2.三极管的开关时间三极管的开关时间开启时间：开启时间

6、：ton=td+tr延迟时间：延迟时间：td上升时间：上升时间：tr关闭时间：关闭时间：tof=ts+tf存储时间：存储时间：ts下降时间：下降时间：tf一般一般tofton，ts tf开关时间为纳秒数量极开关时间为纳秒数量极第13页/共97页第12页/共97页2.1 分立元件门电路二极管与门实现与逻辑功能的电路，称为与门。VA=VB=3V。由于R接 到电源+12V上，故DA、DB均导通VF=3+0.7V=3.7V3V第14页/共97页第13页/共97页2.1 分立元件门电路二极管与门实现与逻辑功能的电路，称为与门。VA=3V，VB=0V，由于DB优先导通，VF=0.7V，因而DA截止，通常将

7、DB导通，使VF=0+0.7V=0.7V0V称为箝位。第15页/共97页第14页/共97页2.1 分立元件门电路二极管与门实现与逻辑功能的电路，称为与门。VA=0V，VB=3V，由于DA导通，VF=0+0.7V=0.7V0V，DB截止。第16页/共97页第15页/共97页2.1 分立元件门电路二极管与门实现与逻辑功能的电路，称为与门。VA=VB=0V，VF=0.7V，此时DA、DB均导通。VF=0+0.7V=0.7V0V第17页/共97页第16页/共97页2.1 分立元件门电路二极管与门实现与逻辑功能的电路，称为与门。(1)VA=VB=0V VF0V(2)VA=0V,VB=3V，VF0V(3)

8、VA=3V,VB=0V，VF0V(4)VA=VB=3V VF3V第18页/共97页第17页/共97页2.1 分立元件门电路二极管与门实现与逻辑功能的电路，称为与门。0003 0 0 0 3 3 0 3 3输出VF(V)输入 VF(V)VF(V)电位关系第19页/共97页第18页/共97页2.1 分立元件门电路二极管与门实现与逻辑功能的电路，称为与门。A B0 00 11 01 1F0001真值表真值表第20页/共97页第19页/共97页2.1 分立元件门电路二极管或门实现逻辑或功能的电路，称为或门。VA=VB=3V，由于R接到电源-VEE（-12V）上，故DA、DB均导通。VF因此为VA-VD

9、=2.3V 3V。第21页/共97页第20页/共97页2.1 分立元件门电路二极管或门实现逻辑或功能的电路，称为或门。VA=0V，VB=3V，此时DB导通，将VF钳位在2.3V，DA加反向电压截止。因此VF=VB-VD=2.3V3V。第22页/共97页第21页/共97页2.1 分立元件门电路二极管或门实现逻辑或功能的电路，称为或门。VA=3V，VB=0V，此时DA导通，DB截止，VF=VA-VD=2.3V 3V。第23页/共97页第22页/共97页2.1 分立元件门电路二极管或门实现逻辑或功能的电路，称为或门。VA=VB=0V，DA、DB均导通，VF=0-VD=-0.7V 0V。第24页/共9

10、7页第23页/共97页2.1 分立元件门电路二极管或门实现逻辑或功能的电路，称为或门。(1)VA=VB=0V:VF0V(2)VA=0V,VB=3V:VF3V(3)VA=3V,VB=0V:VF3V(4)VA=VB=3V:VF3V第25页/共97页第24页/共97页2.1 分立元件门电路二极管或门实现逻辑或功能的电路，称为或门。0333 0 0 0 3 3 0 3 3输出VF(V)输入 VA(V)VB(V)电位关系电位关系第26页/共97页第25页/共97页2.1 分立元件门电路二极管或门实现逻辑或功能的电路，称为或门。A B0 00 11 01 1F0111真值表真值表第27页/共97页第26页

11、/共97页2.1 分立元件门电路非门(反相器)实现逻辑非门功能的电路，称作非门数字电路中，二极管，三极管均工作在开关状态。三极管工作在饱和态和截止态。第28页/共97页第27页/共97页2.1 分立元件门电路非门(反相器)实现逻辑非门功能的电路，称作非门饱和时，其集电极输出为低电平（VO=Vces）；截止时，其集电极输出高电平（无箝位时，VO=VCC，有箝位电路时，VO高电平将使DQ导通，由于VQ=2.5V，故VO=2.5V+0.7V=3.2V）。第29页/共97页第28页/共97页2.1 分立元件门电路非门(反相器)实现逻辑非门功能的电路，称作非门3003VF(V)VI(V)电位关系1001

12、FA真值表真值表第30页/共97页第29页/共97页2.1 分立元件门电路4.与非门电路第31页/共97页第30页/共97页2.1 分立元件门电路5.或非门电路第32页/共97页第31页/共97页集成逻辑门电路：把门电路的所有元器件及连接导线制作在同一块半导体基片上。集成电路比较分立元件电路具有体积小、重量轻、可靠性高、寿命长、功耗低、成本低、工作速度高等优点；因此，在数字电路领域内集成电路几乎取代了所有分立元件电路。集成逻辑门电路属于小规模集成电路(SSI)，它是组成一个较大数字系统的基本单元。2.2 TTL集成逻辑门电路第33页/共97页第32页/共97页集成度小规模(Small Scal

13、e Integrated Circuit,SSI)是由十几个门电路构成的。中规模(Medium Scale Integrated Circuit,MSI)是由上百个门电路构成的。大规模(Large Scale Integrated Circuit,LSI)是由几百个至几千个门电路构成的。超大规模(Very Large Scale Integrated Circuit,VLSI)是由一万个以上门电路构成的。2.2 TTL集成逻辑门电路第34页/共97页第33页/共97页基于半导体工艺的特点，集成电路中管子制造较易，占芯片面积小，但电容和高阻值电阻制造较难，占芯片面积大。因此，避免使用电容和高阻值

14、电阻，多用管子。依据所用半导体器件的不同，数字集成电路可以分成两大类：双极型数字集成电路：双极型晶体管单极型数字集成电路：MOS晶体管2.2 TTL集成逻辑门电路第35页/共97页第34页/共97页数字集成电路 2.2 TTL集成逻辑门电路第36页/共97页第35页/共97页目前，广泛使用的逻辑门有TTL(Transistor-Transistor Logic)和CMOS两个系列。TTL门电路属双极型数字集成电路，其输入级和输出级都是三极管结构，故称TTL。CMOS门电路属单极型数字集成电路，是由NMOS管和PMOS管组成的互补MOS集成电路，。2.2 TTL集成逻辑门电路第37页/共97页第

15、36页/共97页我国TTL系列数字集成电路型号与国际型号对应列入表2-1中 标准(通用系列)高速系列肖特基系列低功耗肖特基系列 54/7454/74H54/74S54/74LSCT1000CT2000CT3000CT4000TTL系列分类名称国际型号国产型号系列2.2 TTL集成逻辑门电路第38页/共97页第37页/共97页与非门的工作原理输入级中间级输出级第39页/共97页第38页/共97页与非门的工作原理则VB1=VIL+VBE1 =0.3+0.7=1V T2、T5 截止0.3V3.6V3.6VDA导通导通！设A=0 B=1 C=1(VIL=0.3V)，1V0.3VT3 、T4 导通导通V

16、F =5UBE3UBE4 50.70.7=3.6V拉电流拉电流F=1第40页/共97页第39页/共97页与非门的工作原理设 A=B=C=1，即VA=VB=VC=VIH=3.6V，3.6V3.6V3.6V2.1V1.4VT3 导通导通，T4 截止截止 VF=0.3V ，F=0VF=0.3V灌电流灌电流T2、T5导通VB1被箝位在2.1V VB3=0.3+0.7=1VT1的e结反偏，c结正偏，倒置状态。第41页/共97页第40页/共97页与非门的工作原理有0出1，全1出0：与非门。111111100 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1FA B C真值表第4

17、2页/共97页第41页/共97页与非门的工作原理输入级：多发射极三极管实现与逻辑功能 多发射极晶体管 T1 的等效电路第43页/共97页第42页/共97页与非门的工作原理推拉输出级：T4和T5轮流导通，使输出F为0或1。输出阻抗低，提高带负载能力 第44页/共97页第43页/共97页门电路的外特性及参数应用中，只有了解外特性和参数，才能很好使用器件。由外部特性和参数可判断集成电路性能优劣，给用户提供合理、安全使用集成组件依据。第45页/共97页第44页/共97页电压传输特性描述输出电压vO随输入电压vI变化的规律。Q1和Q2是转折点，将图分为三个区域。中，uO基本不随ui而变，总为高电平uOH

18、；中，输出总是低电平uOL，与ui无关；中，uO随u1急剧变化，这个区域称为过渡区。1.TTL与非门的电压传输特性及 抗干扰能力（噪声容限）第46页/共97页第45页/共97页(1)关门电平Voff（VILmax，即输入低电平最大值）Q1点在ui轴上的投影值当uiVon时，T5导通，相当于门打开，输出为低电平。Von给出了输入高电平的 下限值，使用时，输入高电平绝不能小于Von，否则将引起逻辑混乱。典型值2V。1.TTL与非门的电压传输特性及 抗干扰能力（噪声容限）第48页/共97页第47页/共97页(3)输出高电平下限值VOHmin（Q1点在uO轴上的投影值）典型值2.4V(4)输出低电平上

19、限值VOLmax（Q2点在uO轴上的投影值）典型值0.4V 1.TTL与非门的电压传输特性及 抗干扰能力（噪声容限）第49页/共97页第48页/共97页(5)抗干扰能力（输入噪声容限）：不破坏与非门输出逻辑状态所允许输入的最大干扰电压。高电平噪声容限VNH=VOHmin-Von=VOHmin-VIHmin 低电平噪声容限VNL=Voff-VOLmax=VILmax-VOLmax 1.TTL与非门的电压传输特性及 抗干扰能力（噪声容限）第50页/共97页第49页/共97页可得TTL与非门典型的噪声容限为VNH=2.4V-2V=0.4V，VNL=0.8V-0.4V=0.4VVoff与Von越接近，

20、即Von越小，Voff越大，则VNH、VNL越大，允许的干扰电压越大，抗干扰能力越强。1.TTL与非门的电压传输特性及 抗干扰能力（噪声容限）第51页/共97页第50页/共97页(6)阈值电压Vth：一定条件下，可将与非门的电压传输特性理想化，认为Voff=Von=Vth，典型值1.4V。即Q点在u1轴上的投影值。1.TTL与非门的电压传输特性及 抗干扰能力（噪声容限）第52页/共97页第51页/共97页2.TTL与非门的输入特性、输出特性和带负载能力 了解输入输出特性，可正确处理TTL与非门之间和其它电路之间的连接问题。只要输入端、输出端的电路结构形式和参数与TTL与非门相同，输入、输出特性

21、对其它TTL电路也适用。第53页/共97页第52页/共97页TTL与非门的输入特性 输入特性是描述输入电流与输入电压之间的关系曲线。规定：输入电流流入输入端为正，而从输入端流出为负。第54页/共97页第53页/共97页TTL与非门的输入特性 当输入低电平，相应T1发射结正偏，基极电流经发射极流出，iI图中为负。产品规定IIL(max)=1.6mA。物理意义：作为负载的门电路在输入低电平时，流入（“灌入”）前级门电路输出端的电流 第55页/共97页第54页/共97页TTL与非门的输入特性 当输入高电平，T1基极电位升高，使T1的集电结、T2和T5的发射结正偏而导通，VB1箝位在2.1V。T1发射

22、结反偏，集电结正偏，倒置工作状态。iI从发射极流入为正，称输入漏电流IIH，值约10A。IIH第56页/共97页第55页/共97页TTL与非门的输入特性 IIH 是输入高电平时流入输入端的电流。产品规定IIH(max)=40A。物理意义：作为负载的门电路在输入高电平时，流出（“拉出”）前级门电路输出端的电流IIH第57页/共97页第56页/共97页TTL与非门的输入端负载特性实际应用中，有时与非门的输入端需经外接电阻RI接地。此时就有电流II流过RI，并在其上产生压降vI。vI和RI间的关系曲线叫输入端负载特性。第58页/共97页第57页/共97页TTL与非门的输入端负载特性TTL门输入端所接

23、电阻的大小会影响输出状态。当RI=（悬空），T1 e结不导通，则T1 c结、T2和T5导通，T2和T5饱和，T4截止，输出低电平0.3V，门电路导通状态，相当于输入端接高电平。第59页/共97页第58页/共97页TTL与非门的输入端负载特性当RI=0，即输入端接地，相当于输入电压0V，即输入低电平，输出高电平，输入端电流流出；RI vI0.8V以内，相当于输入低电平，输出高电平。第60页/共97页第59页/共97页TTL与非门的输入端负载特性关门电阻ROFF：保证TTL与非门关闭，输出为高电平时，所允许的RI最大值。一般ROFF=0.8k。RIROFF，相当于输入端接低电平，与非门输出高电平；

24、第61页/共97页第60页/共97页TTL与非门的输入端负载特性RI，vI=1.4V，T5导通，输出低电平，VB1被箝位在2.1V，RI再增加，vI保持1.4V不变，输出仍为低电平。第62页/共97页第61页/共97页TTL与非门的输入端负载特性开门电阻RON：保证TTL与非门导通，输出为标准低电平时，所允许的RI最小值。一般RON=2k。RIRON，相当于输入端接高电平，与非门输出低电平；第63页/共97页第62页/共97页总结：输入端负载特性RI0.8k，相当于输入端接低电平RI2k，相当于输入端接高电平输入端悬空（RI=），相当于接高电平仅适用于TTL门电路。第64页/共97页第63页/

25、共97页TTL与非门的输入端负载特性与非门多余端的处理：问：输入信号数目少于与非门输入端个数，出现多余端，怎么办？答：悬空相当于接高电平。在实际使用时，多余端不采用悬空的方法，以防干扰信号从悬空的输入端引入。答：通常把多余输入端接电源的正端或固定高电平，或者并联使用.第65页/共97页第64页/共97页TTL与非门的输出特性 TTL与非门实际工作时，输出端总要接负载，产生负载电流，此电流也在影响输出电压的大小。输出电压与负载电流之间的关系曲线，称为输出特性。输出电压有高电平、低电平两种状态，所以有两种输出特性。第66页/共97页第65页/共97页TTL与非门的输出特性 负载电流方向：由负载流入

26、输出端，故称为灌电流负载。输出为低电平时的输出特性 第67页/共97页第66页/共97页TTL与非门的输出特性 输出为低电平时的输出特性 iL不能太大，否则破坏输出为低电平的逻辑（VOLmax=0.4V），因此对灌电流值要有限制。第68页/共97页第67页/共97页IOL(max)是当门电路输出低电平时，允许负载灌入输出端的电流的上限值，产品规定IOL(max)=16mA。因此，IOL(max)也被称为门电路带灌电流负载的能力，亦称作吸电流能力。TTL与非门的输出特性 第69页/共97页第68页/共97页TTL与非门的输出特性 输出为高电平时的输出特性 负载电流方向是由输出端流向负载，故称为拉

27、电流负载。第70页/共97页第69页/共97页TTL与非门的输出特性 输出为高电平时的输出特性 为了保证vO为标准高电平（VOHmin=2.4V）。对拉电流值要有限制。第71页/共97页第70页/共97页IOH(max)是当门电路输出高电平时，允许负载拉出输出端的电流的上限值，产品规定IOH(max)=0.4mA。因此，IOH(max)也被称为门电路带拉电流负载的能力，或放电流能力。TTL电路的带灌电流负载能力（吸电流能力）比带拉电流负载能力（放电流能力）大得多。TTL与非门的输出特性 第72页/共97页第71页/共97页带负载能力拉电流负载增加会使与非门的输出高电平下降，但不能低于高电平下限

28、值VOHmin=2.4V；灌电流负载增加会使与非门的输出低电平上升，但不能高于低电平的上限值VOLmax=0.4V。第73页/共97页第72页/共97页带负载能力扇出系数：门电路驱动同类门的最大数目。输出高电平时的扇出系数 输出低电平时的扇出系数 扇出系数取NOH和NOL中小的一个。第74页/共97页第73页/共97页 问：一般的TTL电路，两个门输出端能连接在一起？假如两个门输出短接，出现什么情况？2.3 其他类型的TTL门电路 第75页/共97页第74页/共97页（1）输出电平既非“1”（3.6V），也非“0”（0.3V），而是两者之间的某一值，导致逻辑混乱。（2）导致输出级电流远大于正常

29、值，导致功耗剧增，可能烧毁管子。下面介绍两种允许输出端连接在一起的TTL电路：集电极开路门和三态门。2.3 其他类型的TTL门电路 第76页/共97页第75页/共97页集电极开路门(OC门)电路结构外接负载电阻RC和电源VCC才能正常工作 RL上上拉拉电电阻阻逻辑功能：第77页/共97页第76页/共97页集电极开路门(OC门)电路结构只要恰当地选择电源电压和负载电阻，就可以保证输出电平的高、低要求，而又有效地防止输出管电流过大。第78页/共97页第77页/共97页集电极开路门(OC门)OC门的应用：实现与或非逻辑(线与)几个OC门的输出直接并联在一起，通过一个公共上拉电阻RL接到电源VCC上。

30、，第79页/共97页第78页/共97页集电极开路门(OC门)应用：实现与或非逻辑(线与)，第80页/共97页第79页/共97页集电极开路门(OC门)应用：实现与或非逻辑(线与)只要有一个门输出低电平（T5和T5 中至少有一个饱和），总输出Y就是低电平；只有当两个门都输出高电平（T5和T5都截止），总输出Y才是高电平，相当于“与”逻辑关系：，第81页/共97页第80页/共97页集电极开路门(OC门)应用：实现电平转移 在数字系统的接口（与外部设备相联系的电路）需要有电平转换的时候，常用OC门实现。，第82页/共97页第81页/共97页集电极开路门(OC门)应用：用作驱动器 用OC门驱动指示灯、继

31、电器和脉冲变压器等。当用于驱动指示灯时，上拉电阻由指示灯代替。如电流过大，可串入一个适当的限流电阻。，第83页/共97页第82页/共97页三态输出门（TSL门）三态逻辑（Three State Logic）输出门，简称三态门。三种状态：高电平、低电平和高阻态。第84页/共97页第83页/共97页三态输出门（TLS门）在一般门电路的基础上增加使能控制电路和控制端。ENVEN=0.3V(EN=0),Vb1=1.0V,Vb3=1.0V,T4、T5截止。即EN=0输出为高阻态VEN=3.6V(EN=1),D截止，就是与非门。工作原理第85页/共97页第84页/共97页三态输出门（TLS门）第86页/共

32、97页第85页/共97页三态输出门（TLS门）三态门的用途：总线传输单向总线 利用三态门向同一个总线MN上轮流传输信号不会互相干扰。工作条件：任一时刻，只能有一个三态门处于工作状态，其余的门处于高阻态，相当于与总线断开。依靠“使能”输入信号的控制，就可实现总线的共享而不至于引起总线的竞争。第87页/共97页第86页/共97页三态输出门（TLS门）三态门的用途：双向总线 EN=0，G1高阻，N经G2向M送数据。EN=1，G2高阻，M经G1向N送数据。第88页/共97页第87页/共97页2.4 CMOS集成门电路CMOS逻辑门电路是继TTL之后开发的一种数字集成器件。从发展趋势来看，由于CMOS制

33、造工艺的改进，使得CMOS的工作速度可与TTL相比美，而CMOS的功耗和扇出数则远优于TTL，CMOS的抗干扰能力也比TTL强。因此，CMOS电路可能超越TTL而成为占主导地位的逻辑器件。目前，几乎所有的大规模集成电路都采用CMOS工艺制造，且费用较低。第89页/共97页第88页/共97页1.CMOS反相器CMOS反相器是CMOS集成电路的基本单元。互补的增强型NMOS管T1和PMOS管T2串联组成。两管栅极相连作输入端，两管漏极相连作输出端。第90页/共97页第89页/共97页1.CMOS反相器开启电压分别为 UGS(th)N（UTN，正值）和UGS(th)P（UTP，负值）电源电压条件：要

34、求电源电压大于两个管子开启电压的绝对值之和，即VDD|VT1|+|VT2|。第91页/共97页第90页/共97页1.CMOS反相器工作原理：vI输入低电平时：vI=VIL|VT2|，因此T2充分导通。第92页/共97页第91页/共97页1.CMOS反相器工作原理：MOSFET截止时，其漏源极间的等效电阻109以上，而导通时，其等效电阻仅几千欧，反相器输出高电平VOHVDD。第93页/共97页第92页/共97页1.CMOS反相器工作原理：当vI=VIHVT1时，T1管导通。但对于PMOS负载管：VG2较高，使|VGS|VT2|，因此T2管截止。VOL0V第94页/共97页第93页/共97页2.其他CMOS电路要想输出0低电平，T1、T2 必须均导通，则必须A、B均为1 要想输出1高电平，T3、T4 只要有1个导通就行，即A、B只要有1个为0全1出0，有0出1与非门，即 。第95页/共97页第94页/共97页2.其他CMOS电路要想输出0低电平，T1、T2 只要有1个导通就行，则A、B有1个为1就行要想输出1高电平，T3、T4 必须均导通，即A、B必须均为0全0出1，有1出0或非门，即 。第96页/共97页第95页/共97页3.CMOS与TTL电路的比较电源电压范围宽 抗干扰能力强 功耗小 开关速度向TTL靠拢 第97页/共97页第96页/共97页感谢您的观看！第97页/共97页