组合逻辑电路自编教材幻灯片.ppt

《组合逻辑电路自编教材幻灯片.ppt》由会员分享，可在线阅读，更多相关《组合逻辑电路自编教材幻灯片.ppt（83页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、组合逻辑电路自编教材第1页，共83页，编辑于2022年，星期二3-2 组合电路的基本分析方法和设计方法组合电路的基本分析方法和设计方法（1 1）根据给定逻辑图写出输出逻辑函数表达式）根据给定逻辑图写出输出逻辑函数表达式 ；（2 2）对逻辑函数表达式化简，写出最简与或表达式；）对逻辑函数表达式化简，写出最简与或表达式；（3 3）根据最简表达式列出真值表；）根据最简表达式列出真值表；（4 4）由真值表说明给定电路的逻辑功能。）由真值表说明给定电路的逻辑功能。一、组合电路的分析一、组合电路的分析第2页，共83页，编辑于2022年，星期二【例【例1】ABABBABAY0=ABAABB=ABA+ABB=

2、AB+ABY1=ABA BY0 Y1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1逻辑功能：逻辑功能：一位二进制加法。一位二进制加法。Y0:本位和；本位和；Y1：进位位。：进位位。组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。A BY0Y11&第3页，共83页，编辑于2022年，星期二第4页，共83页，编辑于2022年，星期二第5页，共83页，编辑于2022年，星期二第6页，共83页，编辑于2022年，星期二【例【例2】分析下面组合电路的逻辑功能。分析下面组合电路的逻辑功能。Y=SA1A0D3SA1A0D2SA1A0D1SA1A0D0Y=SA

3、1A0D3+SA1A0D2+SA1A0D1+SA1A0D0YD3SD2D1D0A0A1&111第7页，共83页，编辑于2022年，星期二逻辑功能逻辑功能D31 10D21 00D10 100 1D00 00YA1A0S四选一数据选择器四选一数据选择器A1A0:选择控制选择控制(地址地址)D3D2D1D0:数据输入数据输入Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0S:使能端使能端(选通端、片选端选通端、片选端)低电平有效低电平有效YD3SD2D1D0A0A1&111第8页，共83页，编辑于2022年，星期二【例【例3】分析下面组合电路的逻辑功能。分析下面组合电路的逻辑功能

4、。Y1Y2Y311AB111Y1=A+B=A BY3=A+B=ABY2=A+BA+B+=(A+B)(A+B)=AB+ABA B Y10 0 00 1 01 0 11 1 0Y2Y3 1 0 0 10 01 0功能功能:当当 AB 时时,Y1=1 当当 A=B 时时,Y2=1 当当 A11第49页，共83页，编辑于2022年，星期二选择器扩展选择器扩展【例【例1】利用一片利用一片74153构成一个构成一个8选选1数据选择器。数据选择器。A2D7 D6 D5 D4D3 D2 D1 D0输输 入入 1D31D21D11D0 S1 A1 A074153Y2Y1 2D32D22D12D0 S2 A0A1

5、Y1第50页，共83页，编辑于2022年，星期二【例【例2】用双用双4选选1选择器选择器扩展成扩展成16选选1选择器选择器A3A2A1A0Y00D00 001D110D211D30 100D401D510D611D700D81 0 01D910D1011D111 100D1201D1310D1411D15 两种不同的扩展方两种不同的扩展方案，从功能表上分析，案，从功能表上分析，可以先选低两位，也可可以先选低两位，也可以先选高两位。以先选高两位。16选选1功能表功能表第51页，共83页，编辑于2022年，星期二方案一：方案一：用双用双4选选1选择器选择器(无使能端无使能端)扩展成扩展成16选选1

6、选择器选择器逻辑结构：逻辑结构：A1 A0控制第一层选择，控制第一层选择，A3 A2控制第二层选择。控制第二层选择。A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y A1 A0 A3 A2 D0 D3 D4 D7 D8 D11 D12 D15.第52页，共83页，编辑于2022年，星期二方案二：方案二：用双用双4选选1选择器选择器(无使能端无使能端)扩展成扩展成16选选1选择器选择器A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y A3 A2 A1 A0D0D4D

7、8D12D1D5D9D13D2D6D10D14D3D7D11D15逻辑结构：逻辑结构：A3A2控制第一层选择，控制第一层选择，A1 A0控制第二层选择。控制第二层选择。第53页，共83页，编辑于2022年，星期二方案三：方案三：用双用双4选选1选择器选择器(有使能端有使能端)扩展成扩展成16选选1选择器选择器用译码器数据选择器，一级选择就可以。用译码器数据选择器，一级选择就可以。高两位控制端经译码后分别控制数据选择器的使能端高两位控制端经译码后分别控制数据选择器的使能端E，以实现扩展。输出级是，以实现扩展。输出级是OC门，因此可以门，因此可以“线与线与”。A3A2A1A0ED0 D3 D4 D

8、7 D8 D11 D12 D151W 2W1W 2WVCCRLYA1A0EY0Y1Y2Y3A1A1A0A0E 1D0 1D3E 2D0 2D3E 1D0 1D3 E 2D0 2D3.第54页，共83页，编辑于2022年，星期二用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数【例【例1】利用选择器实现逻辑函数利用选择器实现逻辑函数Y（A,B,C）=（1,2,4,6,7）用八选一用八选一74151Y=m1+m2+m4+m6+m7=ABC+ABC+ABC+ABC+ABC 74151D7D6D5D4D3D2D1D0A1A0YA2YABC“1”=ABC0+ABC1+ABC1+ABC0+ABC1+

9、ABC0+ABC1+ABC1第55页，共83页，编辑于2022年，星期二用四选一用四选一74153Y=ABC+ABC+ABC+ABC+ABCAB 1D31D21D11D0 S1 A1 A074153Y2Y1 2D32D22D12D0 S2 YC“1”.1=ABC+ABC+ABC+AB1第56页，共83页，编辑于2022年，星期二【例【例2】利用八选一数据选择器实现逻辑函数利用八选一数据选择器实现逻辑函数 Y=ACD+ABCD+BC+BCDBADC0011011000110110111111111Y=DCB0+DCB1+DCB0+DCB1 +DCBA+DCBA+DCBA+DCB1 74151D7

10、D6D5D4D3D2D1D0A1A0YA2YDCB“1”A.1第57页，共83页，编辑于2022年，星期二数据同比较器数据同比较器【例【例3】分析下面组合逻辑电路的逻辑功能分析下面组合逻辑电路的逻辑功能S2 S1 S0ES3S2S1YY D7 D6 D5 D4 D3 D2 D1 D0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A2 A1 A074LS15174LS138A2 A1 A0B2 B1 B0AB比较结果：比较结果：若若A=B，则则Y=0，反之，反之，Y=1。只能比较两个二进制数是否相同，只能比较两个二进制数是否相同，而不能比较其大小。而不能比较其大小。第58页，共83页，编辑于

11、2022年，星期二分析由双四选一数据选择器构成的组合电路所实分析由双四选一数据选择器构成的组合电路所实现的逻辑功能。现的逻辑功能。每日每日一题一题第59页，共83页，编辑于2022年，星期二二、二、数值比较器数值比较器1、一位、一位数值比较数值比较器器1.1.定义：用来比较两个一位二进制数大小的电路。定义：用来比较两个一位二进制数大小的电路。2.真值表：真值表：Ai Bi YAB0 0 00 1 01 0 11 1 00010YAB=AiBiYAB=AiBi3.3.逻辑图：逻辑图：YA=B=AiBi+AiBi=Ai Bi+AiBiYABAiBi11&=第60页，共83页，编辑于2022年，星期

12、二2、四位、四位数值比较数值比较器器A3A2 A1 A0B3B2 B1 B0从高位开始比较，从高位开始比较，若若A3B3 则则AB，若若A3B3 则则ABIAB A B3XXXXXX1 0 0A3 B2XXXXX1 0 0A3=B3A2 B1XXXX1 0 0A3=B3A2=B2A1 B0XXX1 0 0A3=B3A2=B2A1=B1A0 BIAB AB A=BA3=B3A2=B2A1=B1A0=B00000 0 0A3=B3A2=B2A1=B1A0=B0011 0 1 1A3=B3A2=B2A1=B1A0=B0101 1 0 1A3=B3A2=B2A1=B1A0=B01101 1 0A3=B

13、3A2=B2A1=B1A0=B0111 1 1 1第62页，共83页，编辑于2022年，星期二集成化四位集成化四位数值比较数值比较器器7485A3A1B3B1A2A0B2B0YABYA=B7485ABABA=B低位比低位比较输入较输入第63页，共83页，编辑于2022年，星期二 4 4位数值比较器位数值比较器位数值比较器位数值比较器CC14585CC14585的逻辑图的逻辑图的逻辑图的逻辑图第64页，共83页，编辑于2022年，星期二 将两片将两片将两片将两片CC14585 CC14585 接成接成接成接成8 8位数值比较器位数值比较器位数值比较器位数值比较器第65页，共83页，编辑于2022

14、年，星期二【例】【例】用两片用两片7485构成七位数值比较器。构成七位数值比较器。分段比较：分段比较：先比较高三位，先比较高三位，若若A6 A5 A4=B6 B5 B4，再比较低四位。再比较低四位。七位数码输入七位数码输入比较输出比较输出YABYA=BABABA=BA3A2A1A0B3B2B1B07485（2）A6 A5 A4B6 B5 B4“1”A3A2A1A0B3B2B1B0YABYA=BABABA=B7485（1）A3A2A1A0B3B2B1B0第66页，共83页，编辑于2022年，星期二用用7485构成五位数值比较器构成五位数值比较器A3A2A1A4B3B2B1B4YABYA=BABA

15、BA1第68页，共83页，编辑于2022年，星期二一、一、一、一、冒险冒险的类型的类型的类型的类型1、0型险象型险象 在一瞬间输出出现了一个不应该有的负脉冲，这在一瞬间输出出现了一个不应该有的负脉冲，这个负脉冲就称个负脉冲就称0型险象。型险象。2、1型险象型险象 在一瞬间输出出现了一个不应该有的正脉冲，这在一瞬间输出出现了一个不应该有的正脉冲，这个正脉冲就称个正脉冲就称1型险象。型险象。二、二、冒险冒险的判别的判别的判别的判别1.代数法代数法 若电路的输出逻辑函数表达式在某个条件下最后能若电路的输出逻辑函数表达式在某个条件下最后能出现出现A+A或或AA的形式，说明该电路存在险象。的形式，说明该

16、电路存在险象。A+A的的形式为形式为0型险象，型险象，AA的形式为的形式为1型险象。型险象。第69页，共83页，编辑于2022年，星期二【例【例1】Y=AB+AC当当B=C=1时，时，Y=A+A0型险象型险象【例【例2】Y=(A+B)(A+C)当当B=C=0时，时，Y=AA1型险象型险象注意注意一个逻辑函数可能存在多个险象。一个逻辑函数可能存在多个险象。【例【例3】Y=AB+AC+BC当当B=1，C=0时，时，Y=A+A0型险象型险象当当A=0，C=1时，时，Y=B+B0型险象型险象当当A=1，B=0时，时，Y=C+C0型险象型险象判别一个逻辑函数是否存在险象，一定判别一个逻辑函数是否存在险象

17、，一定要根据原函数表达式，而不能化简要根据原函数表达式，而不能化简第70页，共83页，编辑于2022年，星期二三、消除冒险的方法三、消除冒险的方法1.代数法代数法 在不影响逻辑关系的前提下，加入冗余项或乘以多在不影响逻辑关系的前提下，加入冗余项或乘以多余因子，使之不出现余因子，使之不出现A+A或或AA的形式。的形式。【例】【例】Y=AB+AC+BC+AC+AB+BC冗余项冗余项第71页，共83页，编辑于2022年，星期二3、选通法选通法 在产生竞争冒险门的输入端加一个选通与门，选通脉冲在产生竞争冒险门的输入端加一个选通与门，选通脉冲在电路稳定后再加上。在电路稳定后再加上。4、加滤波电容、加滤波

18、电容 在产生竞争冒险门的输出端与地之间加一个电容。在产生竞争冒险门的输出端与地之间加一个电容。因为冒险脉冲都很窄，加电容后可消除冒险脉冲。在因为冒险脉冲都很窄，加电容后可消除冒险脉冲。在TTL电路中该电容通常为几十电路中该电容通常为几十几百几百PF。如上图所示。如上图所示。C滤波电容滤波电容ABYG1G2选通脉冲选通脉冲&第72页，共83页，编辑于2022年，星期二由集成四位全加器由集成四位全加器74LS283和或非门构成和或非门构成的电路，已知输入的电路，已知输入DCBA为为BCD8421码，码，写出写出B2 B1的表达式，的表达式，并列表说明输出并列表说明输出DCBA为何种编为何种编码？码

19、？试用四位全加器试用四位全加器74LS283和二输入与非门实现和二输入与非门实现BCD8421码到码到BCD5421码的转换。码的转换。第73页，共83页，编辑于2022年，星期二把把BCD8421码转换为码转换为BCD5421码，前五个数码不需改变，码，前五个数码不需改变，后五个数码加后五个数码加3。据此可得加数低两位的卡诺图，所以。据此可得加数低两位的卡诺图，所以B1=B0=D+CB+CA=第74页，共83页，编辑于2022年，星期二3线线/8线译码器线译码器74LS138和与非门和与非门构成的电路，试构成的电路，试写出写出P1和和P2的表的表达式，列出真值达式，列出真值表，说明其逻辑表，

20、说明其逻辑功能。功能。第75页，共83页，编辑于2022年，星期二试用最小项译码器试用最小项译码器74LS138和和一片和和一片74LS00实现逻辑函数：实现逻辑函数：P1(A,B)=P2(A,B)=第76页，共83页，编辑于2022年，星期二八选一数据选择器八选一数据选择器构成的电路，试写构成的电路，试写出当出当G1G0为各种为各种不同的取值时的不同的取值时的输出输出Y的表达式。的表达式。G1 G0 Y0 0 A0 1 1 0 AB1 1 第77页，共83页，编辑于2022年，星期二C1C0 F00 A+B01 AB1011设计一个多功能组合数字电路，实现下表所示逻辑功能。设计一个多功能组合

21、数字电路，实现下表所示逻辑功能。表中表中C1，C0为功能选择输入信号；为功能选择输入信号；A，B为输入变量；为输入变量；F为输为输出。出。1、列出真值表，写出、列出真值表，写出F的表达式；的表达式；2、用八选一数据选择器和门电路实现。、用八选一数据选择器和门电路实现。第78页，共83页，编辑于2022年，星期二1、F=2、用八选一数据选择器和门电路实现。、用八选一数据选择器和门电路实现。第79页，共83页，编辑于2022年，星期二答案：P1=P2=第80页，共83页，编辑于2022年，星期二由集成四位全加器由集成四位全加器74LS283和或非门构和或非门构成的电路，已知输入成的电路，已知输入D

22、CBA为为BCD8421码，码，写出写出B2 B1的表达式，的表达式，并列表说明输出并列表说明输出DCBA为何种编码为何种编码？试用四位全加器试用四位全加器74LS283和二输入与非门实现和二输入与非门实现BCD8421码到码到BCD5421码的转换。码的转换。第81页，共83页，编辑于2022年，星期二集成四位并行进位加法器集成四位并行进位加法器74283X2Y2C4+VCC地地1891674283F2F1X1Y1F3X3Y3F4X4Y4C0用四位加法电路实现四位二进制数加、减法用四位加法电路实现四位二进制数加、减法用四位加法电路实现用四位加法电路实现8421码到余三码的转换码到余三码的转换用四位加法电路实现余三码到用四位加法电路实现余三码到8421码的转换码的转换X1X2X3X4Y1Y2Y3Y4F1 F2 F3 F4C0C474283第82页，共83页，编辑于2022年，星期二把把BCD8421码转换为码转换为BCD5421码，前五个数码不需改变，码，前五个数码不需改变，后五个数码加后五个数码加3。据此可得加数低两位的卡诺图，所以。据此可得加数低两位的卡诺图，所以B1=B0=D+CB+CA=上期答案上期答案第83页，共83页，编辑于2022年，星期二