数字电路第五章触发器幻灯片.ppt

《数字电路第五章触发器幻灯片.ppt》由会员分享，可在线阅读，更多相关《数字电路第五章触发器幻灯片.ppt（70页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电路第五章触发器2023/4/11数电数电第1页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电本章的内容本章的内容5.1 概述概述5.2 SR锁存器锁存器5.3 电平触发的触发器电平触发的触发器5.4 脉冲触发的触发器脉冲触发的触发器5.5 边沿触发的触发器边沿触发的触发器5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法*5.7 触发器的动态特性触发器的动态特性第2页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电5.1 概述概述能够存储能够存储1位二值信号的基本单元电路。位二值信号的基本单元

2、电路。b.根据不同的输入信号可以置根据不同的输入信号可以置1或或0.3.分类：分类：2.触发器的特点触发器的特点：1.触发器触发器：a.具有两个能自行保持的稳定状态，用来表示逻辑状态具有两个能自行保持的稳定状态，用来表示逻辑状态的的0和和1,或二进制数的或二进制数的0和和1;按触发方式：电平触发器、脉冲触发器和边沿触发器按触发方式：电平触发器、脉冲触发器和边沿触发器按结构：基本按结构：基本SR锁存器、同步锁存器、同步SR触发器、主从触发器、维持触发器、主从触发器、维持阻塞触发器、边沿阻塞触发器、边沿触发器等触发器等按逻辑功能方式：按逻辑功能方式：SR锁存器、锁存器、JK触发器、触发器、D触发器

3、、触发器、T触发触发器、器、T 触发器触发器第3页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电5.1 概述概述根据存储数据的原理：静态触发器和动态触发器，晶态根据存储数据的原理：静态触发器和动态触发器，晶态触发器是靠电路的自锁来存储数据的，动态触发器是靠触发器是靠电路的自锁来存储数据的，动态触发器是靠电容存储电荷来存储数据的。电容存储电荷来存储数据的。本章讲静态触发器，按照触发方式先介绍基本本章讲静态触发器，按照触发方式先介绍基本SR锁存器，锁存器，再介绍电平触发的触发器、脉冲触发的触发器和边沿触发再介绍电平触发的触发器、脉冲触发的触发器和边沿触发的

4、触发器。的触发器。第4页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电5.2 SR锁存器锁存器 SR锁存器（又叫基本锁存器（又叫基本RS触发器）是各种触发器构成的基本触发器）是各种触发器构成的基本部件，也是最简单的一种触发器。它的输入信号直接作用在触部件，也是最简单的一种触发器。它的输入信号直接作用在触发器，无需触发信号发器，无需触发信号一一、电路结构与工作原理、电路结构与工作原理1.由或非门构成由或非门构成：其电路及图形符号如图：其电路及图形符号如图4.2.1所示。所示。图图4.2.1第5页，共70页，编辑于2022年，星期六2023/4/11202

5、3/4/11数电数电数电数电工作原理工作原理工作原理工作原理5.2 SR锁存器锁存器a.RD0，SD1图图4.2.1Q 0SD1RD0Q 0Q1b.RD1，SD0Q0RD1SD0Q=0Q 1锁存器的锁存器的1态态锁存器的锁存器的0态态置位端或置1输入端复位端或置0输入端第6页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电c.c.R RD D0 0，S SD D0 0Q*0SD0Q=0Q*1若若Q0图图4.2.15.2 SR锁存器锁存器Q-原态，Q*-新态Q*1RD0Q*=0Q*0若若Q1Q*Q 保持原态保持原态第7页，共70页，编辑于2022年，星期六

6、2023/4/112023/4/11数电数电数电数电d.d.R RD D1 1，S SD D1 15.2 SR锁存器锁存器图图4.2.1QQ =0，为禁态，为禁态，也称为不定态，即也称为不定态，即RD和和SD同时去掉高电平同时去掉高电平加低电平，输出状态加低电平，输出状态不定，故输入端应该不定，故输入端应该遵循遵循RDSD00000其特性表如表其特性表如表5.2.1所示所示第8页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电2.2.由与非门构成由与非门构成由与非门构成由与非门构成：其电路及图形符号如图：其电路及图形符号如图：其电路及图形符号如图：其电路

7、及图形符号如图4.2.24.2.2所示。所示。所示。所示。图图5.2.2 由与非门构成的由与非门构成的SR锁存器的电路及符号锁存器的电路及符号 功能表如表功能表如表功能表如表功能表如表5.2.25.2.2所示所示所示所示5.2 SR锁存器锁存器第9页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电二、动作特点二、动作特点二、动作特点二、动作特点5.2 SR锁存器锁存器在任何时刻，输入都能直接改变输出的状态。在任何时刻，输入都能直接改变输出的状态。例例5.2.1 已知已知由与非门构成由与非门构成的的SR锁存器锁存器输入端的波形，输入端的波形，试画出输出端试

8、画出输出端Q和和Q 的波形的波形解：波形如图解：波形如图5.2.3所示所示图图5.2.3第10页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电5.3 电平触发的触发器电平触发的触发器 在数字系统中，常常要求某些触发器在同一时刻动作，在数字系统中，常常要求某些触发器在同一时刻动作，这就要求有一个同步信号来控制，这个控制信号叫做时钟这就要求有一个同步信号来控制，这个控制信号叫做时钟信号（信号（Clock），简称时钟，用），简称时钟，用CLK表示。这种受时钟控制表示。这种受时钟控制的触发器统称为时钟触发器。的触发器统称为时钟触发器。一、电路结构与工作原理一、

9、电路结构与工作原理 图图5.3.1所示为电平触发所示为电平触发SR触发器（同步触发器（同步SR触发器）的触发器）的基本电路结构及图形符号。基本电路结构及图形符号。图图5.3.1基本SR锁存器输入控制门只有在CLK1时，SR才能起作用第11页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电二、工作原理二、工作原理二、工作原理二、工作原理5.3 电平触发的触发器电平触发的触发器1.CLK0此时门此时门G3和和G4被封锁，输出被封锁，输出为高电平。为高电平。0对于由对于由G1和和G2构成的构成的SR锁锁存器，触发器保持原态，即存器，触发器保持原态，即Q*=Q1

10、12.CLK1 此时门此时门G3和和G4开启，触开启，触发器输出由发器输出由S 和和R决定。决定。a.S=0,R=010011Q*=Q第12页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电b.b.S S=0,=0,R R=1=15.3 电平触发的触发器电平触发的触发器0111010Q*=0c.S=1,R=01101010Q*=1d.S=1,R=11110011Q*=Q*=1(禁态）禁态）第13页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电其功能如表其功能如表其功能如表其功能如表5.3.15.3.1所示所示所示

11、所示5.3 电平触发的触发器电平触发的触发器0 00 0X XX X0 01 11 1X XX X0 01 11 10 00 01 11 10 00 01 11 10 01 11*1*1 11 11 11*1*0 01 11 10 01 11 11 10 00 01 11 11 11 10 01 11 10 00 01 10 00 00 01 1表表5.3.1第14页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电 在某些应用场合，有时需要在时钟在某些应用场合，有时需要在时钟在某些应用场合，有时需要在时钟在某些应用场合，有时需要在时钟CLKCLK到来之前

12、，先到来之前，先到来之前，先到来之前，先将触发器预置成制定状态，故实际的同步将触发器预置成制定状态，故实际的同步将触发器预置成制定状态，故实际的同步将触发器预置成制定状态，故实际的同步SRSR触发器设置了触发器设置了触发器设置了触发器设置了异步置位端异步置位端异步置位端异步置位端S S D D 和异步复位端和异步复位端和异步复位端和异步复位端R R D D ，其电路及图形符号如图，其电路及图形符号如图，其电路及图形符号如图，其电路及图形符号如图5.3.25.3.2所示所示所示所示5.3 电平触发的触发器电平触发的触发器图图5.3.2当当CLK0情况下，情况下，S D 0，R D 1，Q1；S

13、D 1，R D 1，Q0。不用设置初态时，。不用设置初态时，S D R D 1小圆圈表示低电平有效无小圆圈表示高电平控制第15页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电三、三、三、三、电平触发方式的动作特点：电平触发方式的动作特点：电平触发方式的动作特点：电平触发方式的动作特点：在在CLK1期间，期间，S和和R的信号都能通过引导门的信号都能通过引导门G3和和G4门，门，从而引起从而引起SR锁存器的变化，从而使得触发器置成相应的锁存器的变化，从而使得触发器置成相应的状态；状态；5.3 电平触发的触发器电平触发的触发器在在CLK1的全部时间里的全部时

14、间里S和和R的变化都将引起触发器输出端的变化都将引起触发器输出端状态的变化。状态的变化。这种在这种在CLK由由“0”到到“1”整个正脉冲期间整个正脉冲期间触发器动作的控制方式触发器动作的控制方式称为称为电平触发方式电平触发方式第16页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电例例例例5.3.1 5.3.1 对于同步对于同步对于同步对于同步SRSR触发器，电路、时钟及输入端波形如触发器，电路、时钟及输入端波形如触发器，电路、时钟及输入端波形如触发器，电路、时钟及输入端波形如图图图图5.3.35.3.3所示，若所示，若所示，若所示，若Q Q 0 0，试

15、画出，试画出，试画出，试画出Q Q和和和和 Q Q 的波形的波形的波形的波形 。5.3 电平触发的触发器电平触发的触发器解：输出波形如图解：输出波形如图5.3.3所示所示图图5.3.3第17页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电例例例例5.3.25.3.2电路如图电路如图电路如图电路如图5.3.45.3.4所示，已知所示，已知所示，已知所示，已知S S、R R、R R D D和和和和CLKCLK的波形的波形的波形的波形,且且且且S S D D=1,=1,试画出试画出试画出试画出QQ和和和和Q Q 的波形。的波形。的波形。的波形。5.3 电平触

16、发的触发器电平触发的触发器图图5.3.4解：其输出波形如图解：其输出波形如图5.3.5所示所示第18页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电5.3 电平触发的触发器电平触发的触发器第19页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电 由此例题可以看出，这种同步由此例题可以看出，这种同步RS触发器在触发器在CLK1期期间，输出状态随输入信号间，输出状态随输入信号S、R的变化而多次翻转，即存在的变化而多次翻转，即存在空翻现象，降低电路的抗干扰能力。而且实际应用中要求触发空翻现象，降低电路的抗干扰能力。而且

17、实际应用中要求触发器在每个器在每个CLK信号作用期间状态只能改变一次。另外信号作用期间状态只能改变一次。另外S和和R的取值受到约束，即不能同时为的取值受到约束，即不能同时为1.5.3 电平触发的触发器电平触发的触发器 为了适应单端输入信号为了适应单端输入信号的需要，有时将的需要，有时将S通过反相通过反相器接到器接到R上，如图上，如图5.3.5所所示，这就构成了电平触发示，这就构成了电平触发的的D触发器触发器图图5.3.5第20页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电D D触发器的真值表如表触发器的真值表如表触发器的真值表如表触发器的真值表如表5

18、.3.25.3.2所示所示所示所示此电路称为此电路称为D锁存器，其图形锁存器，其图形符号如图符号如图5.3.6所示，其特点所示，其特点是在是在CLK的有效电平期间输出的有效电平期间输出状态始终跟随输入状态变化，状态始终跟随输入状态变化，即输出与输入状态相同。即输出与输入状态相同。图图5.3.5表表5.3.25.3 电平触发的触发器电平触发的触发器第21页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电5.4 脉冲触发的触发器脉冲触发的触发器 为了避免空翻现象，提高触发器工作的可靠性，希望为了避免空翻现象，提高触发器工作的可靠性，希望在每个在每个CLK期间

19、输出端的状态只改变一次，则在电平触发的触期间输出端的状态只改变一次，则在电平触发的触发器的基础上设计出脉冲触发的触发器。发器的基础上设计出脉冲触发的触发器。一一、电路结构与工作原理、电路结构与工作原理 脉冲触发的脉冲触发的SR触发器是由两个同样的电平触发触发器是由两个同样的电平触发SR触发器触发器组成组成1.脉冲触发的脉冲触发的SR触发器（主从触发器（主从SR触发器）（触发器）（MasterSlave SR FlipFlop）：）：典型电路结构形式如图典型电路结构形式如图5.4.1所示。所示。第22页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电5.4

20、 脉冲触发的触发器脉冲触发的触发器图图5.4.1图图5.4.2由由由由GG5 5GG8 8构成主触发器，由构成主触发器，由构成主触发器，由构成主触发器，由GG1 1GG4 4构成从触发器，它们通过时钟连构成从触发器，它们通过时钟连构成从触发器，它们通过时钟连构成从触发器，它们通过时钟连在一起，在一起，在一起，在一起，CLKCLK从从从从CLK CLK ，其，其，其，其图形符图形符图形符图形符号如图号如图号如图号如图5.4.25.4.2所示所示所示所示第23页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电工作原理工作原理:5.4 脉冲触发的触发器脉冲触发

21、的触发器图图5.4.1在在CLK1时，主触发器按时，主触发器按S、R变化变化，而从触发器保持状而从触发器保持状态不变；态不变；在在CLK由由1 0（下降沿），主触发器保持，从触发器（下降沿），主触发器保持，从触发器随主触发器的状态翻转，故在随主触发器的状态翻转，故在CLK的一个周期内，触发的一个周期内，触发器的输出状态之可能改变一次器的输出状态之可能改变一次第24页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电 主从主从主从主从SRSR触发器的特触发器的特触发器的特触发器的特性表如表性表如表性表如表性表如表5.4.15.4.1所示，所示，所示，所示，和

22、电平触发的和电平触发的和电平触发的和电平触发的SRSR触发触发触发触发器相同，只是器相同，只是器相同，只是器相同，只是CLKCLK作用作用作用作用的时间不同的时间不同的时间不同的时间不同图图5.4.25.4 脉冲触发的触发器脉冲触发的触发器表表5.4.1表示延迟输出第25页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电例例例例5.4.1 5.4.1 图图图图5.4.35.4.3为主从型为主从型为主从型为主从型SRSR触发触发触发触发器输入信号波形，试画出输出端器输入信号波形，试画出输出端器输入信号波形，试画出输出端器输入信号波形，试画出输出端Q Q 和

23、和和和Q Q 的波形，设初态为的波形，设初态为的波形，设初态为的波形，设初态为“0”“0”。5.4 脉冲触发的触发器脉冲触发的触发器图图5.4.2解：其输出波形如图解：其输出波形如图5.4.4所所示示第26页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电注：主从注：主从注：主从注：主从RSRS触发器克服了同步触发器克服了同步触发器克服了同步触发器克服了同步RSRS触发器在触发器在触发器在触发器在CPCP1 1期间多次期间多次期间多次期间多次翻转的问题，但在翻转的问题，但在翻转的问题，但在翻转的问题，但在CLKCLK1 1期间，主触发器的输出仍会随输入期

24、间，主触发器的输出仍会随输入期间，主触发器的输出仍会随输入期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守的变化而变化，且仍存在不定态，输入信号仍遵守的变化而变化，且仍存在不定态，输入信号仍遵守的变化而变化，且仍存在不定态，输入信号仍遵守SRSR0.0.2 主从主从JK触发器：触发器：为了使主从为了使主从SR触发器在触发器在SR1时也有确定的状态，则将时也有确定的状态，则将输出端输出端 Q 和和 Q 反馈到输入端，这种触发器称为反馈到输入端，这种触发器称为JK触发器（简触发器（简称称JK触发器）。实际上这对反馈线通常在制造集成电路时内部触发器）。实际上这对反馈线通常在

25、制造集成电路时内部已接好。已接好。5.4 脉冲触发的触发器脉冲触发的触发器第27页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电图图图图5.4.5 5.4.5 为主从为主从为主从为主从JKJK触发器电路及其图形符号触发器电路及其图形符号触发器电路及其图形符号触发器电路及其图形符号5.4 脉冲触发的触发器脉冲触发的触发器电路电路图图5.4.5第28页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电工作原理：工作原理：5.4 脉冲触发的触发器脉冲触发的触发器 JK000主触发器保持原态，主触发器保持原态，则触发器（从

26、触发器）则触发器（从触发器）也保持原态。即也保持原态。即Q*Q第29页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电 J J0 0，K K1 101若若Q0，Q 15.4 脉冲触发的触发器脉冲触发的触发器S主主0R主主0主触发器保持原态主触发器保持原态Q*主主=Q主主=0在在CLK的的 ，从触发器也保持状态不变，即，从触发器也保持状态不变，即Q*=Q=0若若Q1，Q 0S主主0R主主1在在CLK1时，主触发时，主触发器翻转为器翻转为“0”，即，即Q*主主=0在在CLK的的 ，从触发器由，从触发器由“1”翻转为翻转为“0”，即，即Q*=0,Q*=1Q*=

27、0第30页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电 J J1 1，K K0 010若若Q0，Q 15.4 脉冲触发的触发器脉冲触发的触发器S主主1R主主0在在CLK1时，时，Q*主主=1，Q主主*=0在在CLK的的 ，从触发器由，从触发器由“0”翻转为翻转为“1”，即即Q*=1若若Q1，Q 0S主主0R主主0Q*主主=Q*主主1在在CLK的的 ，即，即Q*=1,Q*=0Q*=1第31页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电J J1 1，K K1 111若若Q0，Q 15.4 脉冲触发的触发器脉冲触

28、发的触发器S主主1，R主主0在在CLK1时，主触时，主触发器翻转为发器翻转为“1”即即 Q*主主=1在在CLK的的 ，从触发器由，从触发器由“0”翻转为翻转为“1”，即即Q*=1若若Q1，Q 0S主主0R主主1在在CLK1时，主触发时，主触发器翻转为器翻转为“0”，即，即 Q*主主=0在在CLK的的 ，即，即Q*=0,Q*=1Q*=Q 第32页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电其功能表如表其功能表如表5.4.2所示所示5.4 脉冲触发的触发器脉冲触发的触发器表表5.4.2第33页，共70页，编辑于2022年，星期六2023/4/112023

29、/4/11数电数电数电数电注：在有些集成触发器中，输入端注：在有些集成触发器中，输入端J和和K不止一个，这些输入端是与的不止一个，这些输入端是与的关系。如图关系。如图5.4.6为其逻辑符号图。为其逻辑符号图。5.4 脉冲触发的触发器脉冲触发的触发器二、脉冲触发方式的动作特点二、脉冲触发方式的动作特点二、脉冲触发方式的动作特点二、脉冲触发方式的动作特点1.分两步动作：第一步在分两步动作：第一步在CLK1时，主触发器受输入信号时，主触发器受输入信号控制，从触发器保持原态；第二步在控制，从触发器保持原态；第二步在CLK 到达后，从触到达后，从触发器按主触发器状态翻转，故触发器输出状态只能改变发器按主

30、触发器状态翻转，故触发器输出状态只能改变一次；一次；2.主从主从JK触发器在触发器在CLK1期间，主触发器只可能翻转一次，期间，主触发器只可能翻转一次，因为收到反馈回来的输出端的影响，故在因为收到反馈回来的输出端的影响，故在CLK1期间若输入期间若输入发生变化时，要找出发生变化时，要找出CLK 来到前的来到前的Q 状态，决定状态，决定Q*第34页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电例例例例5.4.2 5.4.2 如图如图如图如图5.4.75.4.7所示的主从所示的主从所示的主从所示的主从JKJK触发器电路中，已知触发器电路中，已知触发器电路中

31、，已知触发器电路中，已知CLKCLK、J J、K K的波形如图的波形如图的波形如图的波形如图5.2.85.2.8所示，试画出输出端所示，试画出输出端所示，试画出输出端所示，试画出输出端QQ和和和和 的波形。的波形。的波形。的波形。解：输出波形如图解：输出波形如图5.4.7所所示示5.4 脉冲触发的触发器脉冲触发的触发器图图5.4.7第35页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电例例例例5.4.3 5.4.3 已知主从已知主从已知主从已知主从JKJK触发器的触发器的触发器的触发器的输入及时钟波形如图输入及时钟波形如图输入及时钟波形如图输入及时钟波

32、形如图5.4.95.4.9所示，所示，所示，所示，试画出输出端试画出输出端试画出输出端试画出输出端QQ和和和和QQ 波形波形波形波形5.4 脉冲触发的触发器脉冲触发的触发器解：其输出波形如图解：其输出波形如图5.4.9所所示示11011100010图图5.4.9一次变化问题第36页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电例例例例5.4.45.4.4电路如图电路如图电路如图电路如图5.4.105.4.10所示，触发器为主从型所示，触发器为主从型所示，触发器为主从型所示，触发器为主从型JKJK触发器，设触发器，设触发器，设触发器，设其初态为其初态为其

33、初态为其初态为0 0。试画出电路在。试画出电路在。试画出电路在。试画出电路在CLKCLK信号的作用下，信号的作用下，信号的作用下，信号的作用下，Q Q、P P1 1、P P2 2的的的的波形。波形。波形。波形。解：其输出波形如图解：其输出波形如图5.4.10所示所示5.4 脉冲触发的触发器脉冲触发的触发器第37页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点 由于由于JK触发器存在一次变化问题，所以抗干扰能力触发器存在一次变化问题，所以抗干扰能力差。为了提高触发器工作的可靠性，希望触发

34、器的次态差。为了提高触发器工作的可靠性，希望触发器的次态（新态）仅决定于（新态）仅决定于CLK的下降沿（或上升沿）到达时刻的输的下降沿（或上升沿）到达时刻的输入信号的状态，与入信号的状态，与CLK的其它时刻的信号无关。这样出现了各的其它时刻的信号无关。这样出现了各种边沿触发器。种边沿触发器。现在有利用现在有利用CMOS传输门的边沿触发器、维持阻塞触发器、传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等等几种。平配置的边沿触发器等等几种。第38页，共70页，编辑于2022年，星期六

35、2023/4/112023/4/11数电数电数电数电一、电路结构和工作原理一、电路结构和工作原理一、电路结构和工作原理一、电路结构和工作原理1、用两个电平触发、用两个电平触发D触发器组成的边沿触发器触发器组成的边沿触发器5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点 电路如图电路如图5.5.1所示，其中所示，其中FF1和和FF2都是电平触发的都是电平触发的D触发器，它们之触发器，它们之间也是通过时钟相间也是通过时钟相连。连。图图5.5.1图图5.3.5第39页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电工作原理：工作原理：工作原

36、理：工作原理：5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点当当CLK0，触发，触发器状态不变，器状态不变，FF1输输出状态与出状态与D相同；相同；图图5.5.1010101当当CLK1，即，即 ，触发器，触发器FF1状态与前沿到来之前的状态与前沿到来之前的D状态相同并保持（因为状态相同并保持（因为CLK10）。而与此同时，。而与此同时，FF2输出输出Q的状态的状态被置成前沿到来之前的被置成前沿到来之前的D的状态的状态，而，而与其它时刻与其它时刻D的状态无关。的状态无关。第40页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电2.利

37、用利用CMOS传输门的边沿触发器传输门的边沿触发器电路如图电路如图5.5.2所示所示5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点图图5.5.201001010101DD D第41页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点图图5.5.210110101010DD D D故这是一个上升沿触发的故这是一个上升沿触发的D触发器触发器第42页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电5.5 边沿触发器的电路结构与动作特点

38、边沿触发器的电路结构与动作特点图图5.5.2第43页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电其真值表如表其真值表如表其真值表如表其真值表如表5.5.15.5.1所示所示所示所示5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点1 1X X1 10 0X X0 0X XX XX X表表5.5.1 为了实现异步置位和复位功能，则引入了为了实现异步置位和复位功能，则引入了SD和和RD置位端和复位端，其电路如图置位端和复位端，其电路如图5.5.3所示，其逻辑符号如图所示，其逻辑符号如图5.5.4所示。当所示。当 SD1，RD0时，时，Q

39、1（置位）；当（置位）；当 SD0，RD1时，时，Q0（复位）。正常工作加低（复位）。正常工作加低电平电平图图5.5.3图图5.5.4第44页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电二、动作特点：二、动作特点：二、动作特点：二、动作特点：输出端状态的转换发生在输出端状态的转换发生在CLK的上升沿到来时刻，而的上升沿到来时刻，而且触发器保存下来的状态仅仅决定且触发器保存下来的状态仅仅决定CLK上升沿到达时的输入上升沿到达时的输入状态，而与此前后的状态无关状态，而与此前后的状态无关5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点例

40、例5.5.1 试画出图试画出图5.5.4(a)所示电路的所示电路的Q1和和Q2的波形。设各触的波形。设各触发器初态为发器初态为0解：解：第45页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电注：注：注：注：1.1.边沿触发器也有边沿触发器也有边沿触发器也有边沿触发器也有JKJK触发器，如利用传输时间的边触发器，如利用传输时间的边触发器，如利用传输时间的边触发器，如利用传输时间的边沿触发器就是边沿沿触发器就是边沿沿触发器就是边沿沿触发器就是边沿JKJK触发器，它是在触发器，它是在触发器，它是在触发器，它是在CLKCLK的下降沿动作的。的下降沿动作的。的下

41、降沿动作的。的下降沿动作的。其逻辑符号和特性表如图其逻辑符号和特性表如图其逻辑符号和特性表如图其逻辑符号和特性表如图5.5.65.5.6所示。所示。所示。所示。2.边沿触发器的共边沿触发器的共同动作特点是触同动作特点是触发器的次态仅取发器的次态仅取决于决于CP信号的上信号的上升沿或下降沿到升沿或下降沿到达时输入的逻辑达时输入的逻辑状态，故有效地状态，故有效地提高了触发器的提高了触发器的抗干扰能力。抗干扰能力。5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点第46页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电三、三、三、三、维持阻塞

42、触维持阻塞触维持阻塞触维持阻塞触发器发器发器发器*(*(自学）自学）自学）自学）维持阻塞维持阻塞触发器是另一种触发器是另一种边沿触发器，其边沿触发器，其内部门电路主要内部门电路主要为为TTLTTL电路。电路。维持阻塞结构的维持阻塞结构的D触发器如图触发器如图5.5.5所示。所示。5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点1.电路结构及功电路结构及功能表：能表：第47页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电功能表如表功能表如表功能表如表功能表如表5.5.25.5.2所示。所示。所示。所示。表表5.5.25.5 边沿触发器

43、的电路结构与动作特点边沿触发器的电路结构与动作特点其中：其中：其中：其中：线为置线为置1线；线；为置为置0维持维持线和置线和置1阻塞线；阻塞线；置置0阻塞阻塞线。线。S D置位端，低电平有效；置位端，低电平有效；R D复位端，也是低电复位端，也是低电平有效。正常工作时接高平有效。正常工作时接高电平电平第48页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电2.2.工作原理：工作原理：工作原理：工作原理：5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点第49页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数

44、电数电数电四、四、利用传输延迟时间的边沿利用传输延迟时间的边沿触发器触发器(不讲，自学）不讲，自学）5.5 边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点第50页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法5.6.1 触发器按逻辑功能的分类触发器按逻辑功能的分类(时钟触发器）时钟触发器）一一、SR触发器触发器 按照逻辑功能触发器可分为按照逻辑功能触发器可分为SR触发器、触发器、JK触发器、触发器、D触发器、触发器、T 触发器和触发器和T 触发器触发器 凡在时钟信号作用下，具

45、有如表凡在时钟信号作用下，具有如表5.6.1的功能的触发器称为的功能的触发器称为SR触发器触发器表表5.6.12.约束条件约束条件1.定义：定义：第51页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法3.3.特性方程：特性方程：特性方程：特性方程：由特性表和约束条件画出输出端由特性表和约束条件画出输出端Q*的卡诺图为的卡诺图为表表5.6.1111则可写出触发器输出端的方程为则可写出触发器输出端的方程为则可写出触发器输出端的方程为则可写出触发器输出端的方程为SR触发器的特性方程。触发器的特性

46、方程。第52页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电图图5.6.1被称为称为被称为称为SR触发器的状态转换图。触发器的状态转换图。注：描述触发器逻辑功能的方法有特性注：描述触发器逻辑功能的方法有特性表、特性方程和状态转换图。表、特性方程和状态转换图。4.4.状态转换图：状态转换图：状态转换图：状态转换图：5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 将触发器的特性表用图形方式表现出来，即为状态转将触发器的特性表用图形方式表现出来，即为状态转换图换图图图5.6.1第53页，共70页，编辑于2022年，星期六2023/4/112

47、023/4/11数电数电数电数电5.5.逻辑符号逻辑符号逻辑符号逻辑符号5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 图图5.6.2为为SR触发器的逻辑符号，触发器的逻辑符号，触发器在时钟脉冲的下降沿动作触发器在时钟脉冲的下降沿动作图图5.6.2二二、JK触发器触发器1.定义：定义：凡在时钟信号凡在时钟信号作用下，具有如表作用下，具有如表5.6.2的功能的触发的功能的触发器称为器称为JK触发器触发器表表5.6.2第54页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电2.2.特性方程：特性方程：特性方程：特性方程：由特性表可得输出端卡

48、诺图为由特性表可得输出端卡诺图为5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法表表5.6.21111特性方程为特性方程为特性方程为特性方程为第55页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电3.3.状态转换图：状态转换图：状态转换图：状态转换图：5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 由特性表可得状态转换图如图由特性表可得状态转换图如图5.6.3所示所示图图5.6.3表表5.6.2第56页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电4.4.逻辑符号：逻辑符号：逻

49、辑符号：逻辑符号：逻辑符号如图逻辑符号如图5.6.4所示，主从结构的触发器是在时钟的下降所示，主从结构的触发器是在时钟的下降沿动作沿动作图图5.6.45.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法第57页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电三三三三 、T T 触发器触发器触发器触发器2.特性方程：特性方程：5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 凡在时钟信号作用下，具有表凡在时钟信号作用下，具有表5.6.3所示功能的触发器称为所示功能的触发器称为T 触发器触发器1.定义：定义：由特性表可得由特性表可

50、得第58页，共70页，编辑于2022年，星期六2023/4/112023/4/11数电数电数电数电其逻辑符号如图其逻辑符号如图其逻辑符号如图其逻辑符号如图5.6.65.6.6所示，为边所示，为边所示，为边所示，为边沿触发器，时钟下降沿触发沿触发器，时钟下降沿触发沿触发器，时钟下降沿触发沿触发器，时钟下降沿触发5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法3.状态转换图：状态转换图：由特性表可得状态转换图如图由特性表可得状态转换图如图5.6.5所示所示图图5.6.54.逻辑符号：逻辑符号：图图5.6.6第59页，共70页，编辑于2022年，星期六2023/4/112023/4/