第5章时序逻辑电路精选文档.ppt

《第5章时序逻辑电路精选文档.ppt》由会员分享，可在线阅读，更多相关《第5章时序逻辑电路精选文档.ppt（96页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第5章章 时序逻辑电路时序逻辑电路本讲稿第一页，共九十六页n n4.4.熟练掌握“反馈清零法反馈清零法”、“反馈置数法反馈置数法”、“进进位输出置数法位输出置数法”和“级联法”，利用中规模集成芯片，利用中规模集成芯片构成任意进制计数器的方法。熟练掌握同步与异步归零构成任意进制计数器的方法。熟练掌握同步与异步归零逻辑方面的差异，同步与异步置数逻辑方面的差异。逻辑方面的差异，同步与异步置数逻辑方面的差异。n n5.5.会运用中规模会运用中规模CMOSCMOS芯片实现指定逻辑功能的数字产芯片实现指定逻辑功能的数字产品。品。本讲稿第二页，共九十六页5.1“教、学、做教、学、做”项目项目14：“多功多

2、功能数字钟能数字钟”的设计的设计n n一、设计要求：一、设计要求：一、设计要求：一、设计要求：n n（1）用数码管显示小时、分、秒；n n（2 2）计时准确度为每天误差不超过）计时准确度为每天误差不超过0.5s0.5s；n n（3 3）能快速校准时、分、秒；）能快速校准时、分、秒；n n（4 4）可整点报时，在离整点前）可整点报时，在离整点前10s10s时，便时，便n n自动发出鸣叫声，步长自动发出鸣叫声，步长1s1s，每隔，每隔1s1s鸣叫一次，鸣叫一次，n n前前4 4响是低音，后响是低音，后1 1响为高音，共鸣叫响为高音，共鸣叫5 5次，次，n n最后最后1 1响结束时间为整点。响结束时

3、间为整点。n n（5 5）整点报时高音为）整点报时高音为1KHZ1KHZ。本讲稿第三页，共九十六页n n 图图5.1 多功能数字钟的电路原理框图多功能数字钟的电路原理框图多功能数字钟的电路原理框图多功能数字钟的电路原理框图本讲稿第四页，共九十六页n n二、设计思想及参考电路二、设计思想及参考电路n n1 1、设计思想。、设计思想。、设计思想。、设计思想。n n数字钟一般由振荡器、分频器、计数器、译码显示器、校数字钟一般由振荡器、分频器、计数器、译码显示器、校数字钟一般由振荡器、分频器、计数器、译码显示器、校数字钟一般由振荡器、分频器、计数器、译码显示器、校准电路、报时电路等几部分组成，这些都是

4、数字电路中应准电路、报时电路等几部分组成，这些都是数字电路中应准电路、报时电路等几部分组成，这些都是数字电路中应准电路、报时电路等几部分组成，这些都是数字电路中应用广泛的基本电路，其电路原理框图如图用广泛的基本电路，其电路原理框图如图用广泛的基本电路，其电路原理框图如图用广泛的基本电路，其电路原理框图如图5.15.1所示。石英所示。石英所示。石英所示。石英晶体振荡器产生的晶体振荡器产生的晶体振荡器产生的晶体振荡器产生的32768HZ32768HZ时标信号送到时标信号送到时标信号送到时标信号送到1515分频器，分频分频器，分频分频器，分频分频器，分频电路将时标信号分成电路将时标信号分成电路将时标

5、信号分成电路将时标信号分成1HZ1HZ的方波信号，即的方波信号，即的方波信号，即的方波信号，即“秒秒秒秒”信号。信号。信号。信号。“秒秒秒秒”信号送入计数器进行计数，并将累计的结果以信号送入计数器进行计数，并将累计的结果以信号送入计数器进行计数，并将累计的结果以信号送入计数器进行计数，并将累计的结果以“时时时时”、“分分分分”、“秒秒秒秒”的数字显示出来。的数字显示出来。的数字显示出来。的数字显示出来。“秒秒”的显的显的显的显示由两级计数器和译码器组成的六十进制计数器电路示由两级计数器和译码器组成的六十进制计数器电路示由两级计数器和译码器组成的六十进制计数器电路示由两级计数器和译码器组成的六十

6、进制计数器电路来实现；来实现；来实现；来实现；“分分分分”的计数与译码显示电路与的计数与译码显示电路与的计数与译码显示电路与的计数与译码显示电路与“秒秒秒秒”电路电路相同；相同；“时时时时”的显示由两级计数器和译码显示器组成的显示由两级计数器和译码显示器组成的显示由两级计数器和译码显示器组成的显示由两级计数器和译码显示器组成二十四进制电路来实现，所有的计时结果由二十四进制电路来实现，所有的计时结果由二十四进制电路来实现，所有的计时结果由二十四进制电路来实现，所有的计时结果由6 6位数码位数码位数码位数码管来显示。数字时钟参考电路如图管来显示。数字时钟参考电路如图管来显示。数字时钟参考电路如图管

7、来显示。数字时钟参考电路如图5.25.2所示。所示。所示。所示。本讲稿第五页，共九十六页n n 图图5.2 数字时钟参考电路原理图数字时钟参考电路原理图数字时钟参考电路原理图数字时钟参考电路原理图本讲稿第六页，共九十六页n n 图图5.3 晶体振荡电路晶体振荡电路晶体振荡电路晶体振荡电路本讲稿第七页，共九十六页n n2 2、石英晶体振荡器。、石英晶体振荡器。、石英晶体振荡器。、石英晶体振荡器。n n振荡器是数字时钟的核心，用它产生标准频率信号，再由振荡器是数字时钟的核心，用它产生标准频率信号，再由分频器分成分频器分成“秒秒”时间脉冲，振荡器振荡频率的精度与时间脉冲，振荡器振荡频率的精度与稳定度

8、决定了时钟的准确度。振荡电路的原理图如图稳定度决定了时钟的准确度。振荡电路的原理图如图5.35.3所示，它是由石英晶体、微调电容与反相器等元件所示，它是由石英晶体、微调电容与反相器等元件组成。图中门组成。图中门GG1 1、门、门GG2 2是反相器，门是反相器，门GG1 1用于振荡，门用于振荡，门GG2 2用于缓冲整形，反馈电阻用于缓冲整形，反馈电阻R RF F的作用是为反相器提供的作用是为反相器提供偏置，使其工作在放大状态。反馈电阻偏置，使其工作在放大状态。反馈电阻R RF F的值若选得太的值若选得太大，会使放大器偏置不稳定甚至不能正常工作；大，会使放大器偏置不稳定甚至不能正常工作；R RF

9、F的值的值太小又会使反馈网络负担加重。图中太小又会使反馈网络负担加重。图中C C1 1是频率微调电是频率微调电容，一般取容，一般取5 535PF35PF。C C2 2是温度特性校正电容，一般取是温度特性校正电容，一般取202060PF60PF。电容。电容C C1 1、C2 2和石英晶体构成型网络，以控制振荡频率，并使输出输入移相180。石英晶体振。石英晶体振荡器的振荡频率稳定，输出波形近似正弦波，可以运荡器的振荡频率稳定，输出波形近似正弦波，可以运用反相器用反相器GG2 2整形得到矩形脉冲输出。整形得到矩形脉冲输出。本讲稿第八页，共九十六页n n3、分频电路。、分频电路。n n时间标准信号的频

10、率很高，要想得到“秒秒”信号，需信号，需要分频电路。目前多数石英晶体电子表的振荡频率要分频电路。目前多数石英晶体电子表的振荡频率32768HZ32768HZ，用如图，用如图5.35.3所示的所示的CC4060CC4060组成的14级2分频和CC4013CC4013组成的一级组成的一级2 2分频后可得到分频后可得到1HZ1HZ的的“秒秒”脉冲信脉冲信号。号。1414位二进制计数器位二进制计数器CC4060CC4060和双和双DD触发器触发器CC4013CC4013。的引脚排列图如图的引脚排列图如图5.45.4所示。所示。本讲稿第九页，共九十六页n n 图图5.4 1414位二进制计数器位二进制计

11、数器位二进制计数器位二进制计数器CC4060CC4060和双和双和双和双DD触发器触发器触发器触发器CC4013CC4013的引脚排列图的引脚排列图的引脚排列图的引脚排列图本讲稿第十页，共九十六页n n(a)(a)用两片用两片用两片用两片74HC16074HC160构成构成构成构成;(b);(b)用一片用一片用一片用一片CC4518CC4518构成构成构成构成n n 图图图图5.55.5 六十进制计数器六十进制计数器六十进制计数器六十进制计数器本讲稿第十一页，共九十六页n n4 4、计数器。、计数器。、计数器。、计数器。n n 六十进制计数器。六十进制计数器的电路形式很多，六十进制计数器。六十

12、进制计数器的电路形式很多，一般都是由一级十进制计数器和一级六进制计数器组一般都是由一级十进制计数器和一级六进制计数器组成。用两块中规模集成芯片成。用两块中规模集成芯片74HC16074HC160按按“反馈清零法反馈清零法”串接而成的串接而成的“秒秒”计数器的十位和个位如图计数器的十位和个位如图5.5(a)5.5(a)所示，所示，输出脉冲除用于自身输出脉冲除用于自身“清零清零”外，同时还作为外，同时还作为“分分”计数器的输入信号。在图计数器的输入信号。在图5.5(b)5.5(b)中，中，1HZ1HZ的的“秒秒”脉冲信号送到CC4518的个位计数器的CP端，个位计数器便对CP信号计数，计1次为1s

13、。当计数到10s时，QDD（即（即QQ3 3）在CP的作用下产生正跳变沿，请注意：“QQDD的上升沿是不能作向十位进位的脉冲的，只有其的上升沿是不能作向十位进位的脉冲的，只有其的上升沿是不能作向十位进位的脉冲的，只有其的上升沿是不能作向十位进位的脉冲的，只有其下降沿才是满十进一的进位信号。正确的接法是将个下降沿才是满十进一的进位信号。正确的接法是将个下降沿才是满十进一的进位信号。正确的接法是将个下降沿才是满十进一的进位信号。正确的接法是将个位上的位上的位上的位上的QQDD（即（即（即（即QQ3 3）接）接）接）接 十位十位十位十位 上的上的上的上的CTCT（即使能端），（即使能端），（即使能端

14、），（即使能端），十位十位十位十位 上的上的上的上的CPCP接接接接GNDGND（地），而个位用（地），而个位用（地），而个位用（地），而个位用CPCP端或端或端或端或CTCT端端端端接接接接1HZ1HZ的输入信号均可。的输入信号均可。的输入信号均可。的输入信号均可。”本讲稿第十二页，共九十六页n n 二十四进制计数器。用二十四进制计数器。用2 2片片74HC16074HC160构成的二十四构成的二十四进制小时计数器如图进制小时计数器如图5.6(a)5.6(a)所示，用一片所示，用一片CC4518CC4518构成构成的二十四进制小时计数器如图的二十四进制小时计数器如图5.6(b)5.6(b)所

15、示。所示。n n5、译码和显示电路。、译码和显示电路。译码电路采用译码译码电路采用译码/驱动器驱动器CC4511，其功能是将，其功能是将“时时”、“分分”、“秒”计数器计数器中的计数状态（中的计数状态（8421BCD8421BCD码）翻译成七段数码管能显示码）翻译成七段数码管能显示的十进制数所要显示的电信号，然后经数码显示，将数的十进制数所要显示的电信号，然后经数码显示，将数字显示出来。译码、显示电路与计数器间的连接示意图字显示出来。译码、显示电路与计数器间的连接示意图如图如图5.75.7所示。所示。本讲稿第十三页，共九十六页n n (a)(a)用用用用74HC16074HC160构成构成构成

16、构成;(b);(b)用用用用CC4518CC4518构成构成构成构成 n n 图图5.6 二十四进制计数器二十四进制计数器二十四进制计数器二十四进制计数器本讲稿第十四页，共九十六页n n图图图图5.75.7 译码和显示电路译码和显示电路译码和显示电路译码和显示电路 ；图图图图5.85.8 带有消除抖动功带有消除抖动功带有消除抖动功带有消除抖动功 n n 能的校准电路能的校准电路能的校准电路能的校准电路本讲稿第十五页，共九十六页本讲稿第十六页，共九十六页n n图图图图5.95.9 用用3片片CC4518构成同步计数器的数字时钟构成同步计数器的数字时钟n n 参考电路参考电路参考电路参考电路本讲稿

17、第十七页，共九十六页5.2 时序逻辑电路的分析和设计方法时序逻辑电路的分析和设计方法n n时序逻辑是指电路的输出状态，既与电路当前的输入变时序逻辑是指电路的输出状态，既与电路当前的输入变量组合有关，还与前一刻电路的输出状态有关。它由组量组合有关，还与前一刻电路的输出状态有关。它由组合逻辑电路和存储电路组成，其框图如图合逻辑电路和存储电路组成，其框图如图5.105.10所示。在所示。在图图5.105.10中，中，X X0 0 X Xi i为外部输入信号，为外部输入信号，Z ZOOZ Zn n为时序电路为时序电路对外输出信号，对外输出信号，Y Y1 1Y Yk k为触发器（存储电路）的激励信为触发

18、器（存储电路）的激励信号，号，QQ1 1QQk k为触发器的输出，称为状态变量。例如，为触发器的输出，称为状态变量。例如，如图如图5.15.1所示的数字钟电路，其中译码所示的数字钟电路，其中译码/锁存锁存/驱动器为驱动器为组合逻辑电路，时、分、秒三个计数器为存储并计数组合逻辑电路，时、分、秒三个计数器为存储并计数电路。电路。本讲稿第十八页，共九十六页n n 图图5.105.10时序逻辑电路框图时序逻辑电路框图 n n时序电路按具体状态的改变方式不同，可分为同步时序时序电路按具体状态的改变方式不同，可分为同步时序电路和异步时序电路。电路和异步时序电路。同步时序电路同步时序电路是指各触发器状态的变

19、化受同一个时钟脉冲控制，而异步时序电路异步时序电路异步时序电路异步时序电路中中各触发器状态的变化不受同一个时钟脉冲控制。同步时各触发器状态的变化不受同一个时钟脉冲控制。同步时序逻辑电路按其输入与输出的关系不同，可分为米里型序逻辑电路按其输入与输出的关系不同，可分为米里型和摩尔型两类。和摩尔型两类。米里型米里型时序电路的输出n n不仅与电路现态Qknkn 有关有关,还与电路当前的输入变量还与电路当前的输入变量X Xi i有关。有关。摩尔型摩尔型时序电路输出时序电路输出n n只是现态Qknkn的函数，而与电路当前的输入变量Xi i无关。无关。本讲稿第十九页，共九十六页5.2.1 时序逻辑电路的分析

20、方法时序逻辑电路的分析方法n n1.时序逻辑电路的分析步骤：时序逻辑电路的分析步骤：n n（1）对给定的时序逻辑电路写出每个触发器的时钟方程和驱动方程。可由电路输入端的连接关系直接写出。n n（2）求得状态方程和输出方程。将各触发器的驱动方程代入相应触发器的特性方程，即可求得各触发器的状态方程；由电路输出端的连接关系直接得到输出方程。本讲稿第二十页，共九十六页n n（3 3）列出状态转换表。将电路的输入和现态的各种）列出状态转换表。将电路的输入和现态的各种可能取值，代入状态方程和输出方程，求出相应的次可能取值，代入状态方程和输出方程，求出相应的次态和输出。计算时应注意状态方程有效时钟条件。态和

21、输出。计算时应注意状态方程有效时钟条件。n n（4 4）画出状态转换图及时序波形图。）画出状态转换图及时序波形图。n n（5 5）通过对状态转换图和时序图的分析，判断电路的逻）通过对状态转换图和时序图的分析，判断电路的逻辑功能和特点，作简要的文字说明。辑功能和特点，作简要的文字说明。本讲稿第二十一页，共九十六页n n例例5.1 分析图分析图5.115.11所示时序电路的逻辑功能。所示时序电路的逻辑功能。n n 图图图图5.115.11 例例例例5.15.1逻辑电路图逻辑电路图逻辑电路图逻辑电路图 本讲稿第二十二页，共九十六页n n解：解：1 1.写出方程式写出方程式写出方程式写出方程式n n（

22、1 1）时钟方程：）时钟方程：CPCP0 0=CP=CP1 1=CP=CP2 2=CP =CP n n（2 2）驱动方程：）驱动方程：本讲稿第二十三页，共九十六页本讲稿第二十四页，共九十六页n n 表表表表5.15.1 例例5.1的状态表的状态表本讲稿第二十五页，共九十六页5.2.2 时序逻辑电路的设计方法时序逻辑电路的设计方法n n1.1.时序逻辑电路的设计步骤。时序逻辑电路的设计步骤。时序逻辑电路的设计步骤。时序逻辑电路的设计步骤。n n根据要求实现的逻辑功能，求出满足此功能的最简单的时根据要求实现的逻辑功能，求出满足此功能的最简单的时序逻辑电路的过程，称为时序逻辑电路设计。一般步骤如序逻

23、辑电路的过程，称为时序逻辑电路设计。一般步骤如下：下：n n（1）分析设计要求，建立原始状态图或原始状态转换表。首先分析给定的逻辑问题，确定输入、输出变量，并且定义其对应的意义；再设定电路的状态数，将电路的状态按顺序编号，然后按照题意画出原始状态图或原始状态转换表。n n（2 2）进行状态化简）进行状态化简，求出最简状态图。在原始状态，求出最简状态图。在原始状态图中，凡是输入相同输出也相同图中，凡是输入相同输出也相同,要转换的次态也相要转换的次态也相同的状态，皆称为同的状态，皆称为“等价状态”。状态化简就是将多。状态化简就是将多个等价状态合并，丢掉多余状态，从而得到个等价状态合并，丢掉多余状态

24、，从而得到“最简状最简状态态”。本讲稿第二十六页，共九十六页n n（3 3）状态分配。）状态分配。状态分配又叫做状态编码或状态赋值。状态分配又叫做状态编码或状态赋值。若最简状态图中状态数为若最简状态图中状态数为NN，则触发器的数目，则触发器的数目n n应满足关应满足关系：系：2 nN2 n-1。一般情况下，可以从各种不同分配方案中，选择最佳状态编码方案，可以使设计电路最简单。n n（4）选定触发器的类型，求出时钟方程、输出方程、状态方程和驱动方程。可供选择的触发器有JK触发器、D触发器。根据简化状态图及状态编码，可作出电路次态和输出的卡诺图，并从卡诺图中分别求出电路状态方程和输出方程；再根据触

25、发器类型，将状态方程转换为触发器特性方程的形式，便求得电路的驱动方程。本讲稿第二十七页，共九十六页n n（5 5）画逻辑电路图）画逻辑电路图。根据求出的时钟方程、驱动方。根据求出的时钟方程、驱动方程、输出方程及选定触发器的类型，便可画出所要设程、输出方程及选定触发器的类型，便可画出所要设计的逻辑电路图。计的逻辑电路图。n n（6 6）检查设计的电路能否自启动）检查设计的电路能否自启动。把无效状态代入电路。把无效状态代入电路检查，在时钟脉冲作用下能够进入有效循环，则说明该检查，在时钟脉冲作用下能够进入有效循环，则说明该电路有自启动能力。如果无效状态形成了循环，则说明电路有自启动能力。如果无效状态

26、形成了循环，则说明该电路不能自启动，则应采取两种措施解决。一种是修该电路不能自启动，则应采取两种措施解决。一种是修改逻辑设计电路，另一种是通过预置数的方法，将电路改逻辑设计电路，另一种是通过预置数的方法，将电路的初始状态值置成有效状态之一。的初始状态值置成有效状态之一。本讲稿第二十八页，共九十六页n n例例5.3 试设计一个同步六进制加法计数器试设计一个同步六进制加法计数器n n 本讲稿第二十九页，共九十六页本讲稿第三十页，共九十六页本讲稿第三十一页，共九十六页本讲稿第三十二页，共九十六页5.3 同步计数器同步计数器n n按照按照CPCP脉冲的输入方式可分为脉冲的输入方式可分为同步同步计数器和

27、计数器和异步异步计数器。计数器。按照计数规律可分为按照计数规律可分为加加法计数器，法计数器，减法计数器和可逆法计数器和可逆计数器。按计数容量计数器。按计数容量NN又可划分为二进制计数器和非又可划分为二进制计数器和非二进制计数器，二进制计数器，n n代表计数器中有触发器的数，代表计数器中有触发器的数，NN代代表计数过程中所经历的有效状态总数，又称为表计数过程中所经历的有效状态总数，又称为“计数计数计数计数长度长度长度长度”。本讲稿第三十三页，共九十六页n n5.3.15.3.1同步二进制计数器同步二进制计数器同步二进制计数器同步二进制计数器n n同同步步二二进进制制计计数数器器通通常常由由JK触

28、触发发器器、D触触发发器器和和门门电电路路组组成成，n位位计计数数器器就就是是由由n个个JK触触发发器器实实现现，其其连连接接规规律律如如表表5.6所所列列。各各个个触触发发器器在在输输入入CP脉脉冲冲的的同同一一时时刻刻触触发发，计计数数速速度度快快，不不会会出出现现因因触触发发器器翻转时刻不一致而产生的干扰信号。翻转时刻不一致而产生的干扰信号。本讲稿第三十四页，共九十六页n n例例5.5试分析图5.16所示电路的逻辑功能。n n 本讲稿第三十五页，共九十六页本讲稿第三十六页，共九十六页n n 表表表表5.75.7 例例例例5.55.5的状态转换表的状态转换表的状态转换表的状态转换表本讲稿第

29、三十七页，共九十六页n n 图图图图5.245.24 例例5.5的状态转换图的状态转换图n n 图图图图5.255.25 例例例例5.55.5的时序波形图的时序波形图的时序波形图的时序波形图本讲稿第三十八页，共九十六页n n例例5.7 分析图5.29所示同步非二进制计数器的逻辑功能。n n 图图5.29 例例5.7同步非二进制计数电路同步非二进制计数电路本讲稿第三十九页，共九十六页n n（4 4）结论：）结论：）结论：）结论：从图从图5.305.30中可以看出，计数器输出中可以看出，计数器输出QQ2 2QQ1 1Q0 0共有共有000111000111八种状态，随着被计数时钟脉冲的增加，八种状

30、态，随着被计数时钟脉冲的增加，输出输出QQ2 2QQ1 1QQ0 0会进行五个有效循环状态，其余的会进行五个有效循环状态，其余的101101、110110和和111111三个状态称为无效状态。此电路不论从哪一个状态三个状态称为无效状态。此电路不论从哪一个状态开始工作，在开始工作，在CPCP脉冲作用下触发器的输出部分进入有效脉冲作用下触发器的输出部分进入有效循环圈内，称此电路能自启动，故此电路称为具有自启动循环圈内，称此电路能自启动，故此电路称为具有自启动功能的同步五进制的加法计数器。功能的同步五进制的加法计数器。本讲稿第四十页，共九十六页n n 表表表表5.95.9例例例例5.75.7的状态转

31、换表的状态转换表的状态转换表的状态转换表本讲稿第四十一页，共九十六页本讲稿第四十二页，共九十六页n n例：例：例：例：5.85.8 试分析图试分析图5.325.32所示集成芯片所示集成芯片CC4017CC4017电路的逻辑电路的逻辑功能。功能。n n图图图图5.325.32 同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器CC4017CC4017的逻辑电路图的逻辑电路图的逻辑电路图的逻辑电路图本讲稿第四十三页，共九十六页n n解解：（：（：（：（1 1）时钟方程，驱动方程，状态方程）时钟方程，驱动方程，状态方程）时钟方程，驱动方程，状态方程）时钟方程，驱动方程，

32、状态方程分别为：CP0 0=CP=CP1 1=CP=CP2 2=CP=CP3 3=CP=CP本讲稿第四十四页，共九十六页本讲稿第四十五页，共九十六页 表表5.105.10例例5.85.8状态转换表状态转换表本讲稿第四十六页，共九十六页n n5.3.35.3.3 集成同步计数器集成同步计数器集成同步计数器集成同步计数器 n n集成计数器是厂家生产的通用芯片，其函数关系已经固定，状态分配编码不能改变，所以，在用集成计数构成N进制计数器，往往利用清零端或置数端，让电路跳过某些状态来获得N进制计数器。在集成电路手册中由功能表很容易知道集成计数器的清零和置数方式。例如：清零和置数均“同步方式同步方式同步

33、方式同步方式”的有的有1616进制加法计数器进制加法计数器CC40163；十进制加法计数器CC40162；十进制同步可逆计数器；十进制同步可逆计数器CC40192CC40192，1616进制可进制可逆计数器逆计数器CC40193CC40193；清零采用；清零采用异步方式异步方式，置数采用，置数采用同同同同步方式步方式步方式步方式的16进制同步加法计数器CC40161CC40161，十进制同步加法计数器CC40160CC40160；还有；还有CC4518CC4518，CC4520CC4520也具有也具有同步计数功能。同步计数功能。本讲稿第四十七页，共九十六页n n 图图图图5.355.35 CC

34、40160/40161CC40160/40161引脚排列图引脚排列图引脚排列图引脚排列图n nCC40160/40161CC40160/40161是一种同步二进制加法集成计数器，共是一种同步二进制加法集成计数器，共是一种同步二进制加法集成计数器，共是一种同步二进制加法集成计数器，共引脚端排列如图引脚端排列如图引脚端排列如图引脚端排列如图5.355.35所示，逻辑功能表如表所示，逻辑功能表如表所示，逻辑功能表如表所示，逻辑功能表如表5.115.11所示。所示。所示。所示。本讲稿第四十八页，共九十六页n n表表表表5.115.11 CC40160/40161逻辑功能表逻辑功能表n n2 2、集成计

35、数器、集成计数器、集成计数器、集成计数器CC40160/40161CC40160/40161构成构成构成构成NN进制计数器。进制计数器。进制计数器。进制计数器。n n方法一方法一方法一方法一：反馈置零法：反馈置零法：反馈置零法：反馈置零法利用利用利用利用CC40161CC40161异步清零端的功能来构成任异步清零端的功能来构成任异步清零端的功能来构成任异步清零端的功能来构成任意意意意NN进制计数器的方法。进制计数器的方法。进制计数器的方法。进制计数器的方法。n n方法二方法二方法二方法二：反馈预置数法：反馈预置数法：反馈预置数法：反馈预置数法利用利用利用利用CC40161CC40161同步并行

36、置数端来构成任同步并行置数端来构成任同步并行置数端来构成任同步并行置数端来构成任意意意意NN进制计数器的方法。进制计数器的方法。进制计数器的方法。进制计数器的方法。n n方法三方法三方法三方法三：进位输出置数法：进位输出置数法：进位输出置数法：进位输出置数法利用进位输出端利用进位输出端利用进位输出端利用进位输出端COCO的进位输出，使计的进位输出，使计的进位输出，使计的进位输出，使计数器置入数据，来构成任何数器置入数据，来构成任何数器置入数据，来构成任何数器置入数据，来构成任何NN进制计数器的方法。进制计数器的方法。进制计数器的方法。进制计数器的方法。本讲稿第四十九页，共九十六页n n例例例例

37、5.95.9 试用CC40161集成芯片，分别采用“反馈清零反馈清零”法，法，“反馈预置数反馈预置数”法和“进位输出置数进位输出置数”法构成法构成一个一个1010进制计数器。进制计数器。n n 图图图图5.365.36 例例例例5.95.9用用用用CC40161CC40161构成的构成的构成的构成的1010进制计数器进制计数器进制计数器进制计数器本讲稿第五十页，共九十六页n n解解解解：（1 1）用反馈清零（异步清零）法方案实现）用反馈清零（异步清零）法方案实现本讲稿第五十一页，共九十六页n n例例例例5.105.10 试用两片试用两片CC40161CC40161集成芯片构成集成芯片构成N1=

38、60N1=60的的“分钟分钟”计数器，N2=24的“小时小时”计数器。计数器。本讲稿第五十二页，共九十六页本讲稿第五十三页，共九十六页n n图图图图5.385.38（C C）二片二片CC40161级联构成二十四进制级联构成二十四进制n n “小时小时”计数器计数器计数器计数器本讲稿第五十四页，共九十六页5.4 异步计数器异步计数器n n5.4.1异步计数器分析异步计数器分析(异步计数器的重要特点是它的各异步计数器的重要特点是它的各位触发器并非同时翻转位触发器并非同时翻转)n n例例例例5.115.11 试分析图试分析图5.395.39所示电路的逻辑功能。所示电路的逻辑功能。n n 图图图图5.

39、395.39例例例例5.115.11的逻辑电路的逻辑电路的逻辑电路的逻辑电路本讲稿第五十五页，共九十六页n n解解：（：（：（：（1 1）时钟方程）时钟方程）时钟方程）时钟方程：n nCPCP0 0=CP=CP2 2=CP CP=CP CP1 1=Q=Q0 0n nn n(3)状态转换表状态转换表、状态转换图状态转换图状态转换图状态转换图和和时序波形图时序波形图时序波形图时序波形图分别如表分别如表5.125.12、图、图5.40(a)5.40(a)、(b)(b)所示。从图所示。从图5.40(a)5.40(a)可知，图可知，图5.395.39所示所示电路是异步五进制加法计数器，而且能够自启动。电

40、路是异步五进制加法计数器，而且能够自启动。本讲稿第五十六页，共九十六页n n从例从例5.115.11可以看出异步二进制计数器的特点：可以看出异步二进制计数器的特点：n n电路组成简单，连接线少，电路一般由电路组成简单，连接线少，电路一般由T T 型触发器型触发器（J=K=1J=K=1），组成级间连接方式，依触发器的触发沿而定。），组成级间连接方式，依触发器的触发沿而定。可见异步计数器的优点是连接规律简单，见表可见异步计数器的优点是连接规律简单，见表5.135.13所列。所列。n n 由于异步计数器的计数脉冲不是同时加到所有触发器的CP端，各触发器的翻转时间依秩延迟，因而工作速度慢。由于在计数过

41、程中存在过渡状态，容易出现因计数器先后翻转而产生干扰脉冲，造成计数错误，这是异步计数器的缺点。本讲稿第五十七页，共九十六页n n 表表表表5.125.12例例例例5.115.11状态转表状态转表状态转表状态转表本讲稿第五十八页，共九十六页n n表表表表5.135.13 异步计数器级间连接规律异步计数器级间连接规律n n5.4.25.4.2 集成异步计数器集成异步计数器集成异步计数器集成异步计数器n n常常常常用用用用的的的的集集集集成成成成异异异异步步步步计计计计数数数数器器器器CMOSCMOS芯芯芯芯片片片片有有有有CC74HC92CC74HC92，CC74HC93CC74HC93，CC74

42、HC90CC74HC90。TTLTTL芯芯芯芯 片片片片 有有有有 74LS19174LS191、74LS19674LS196、74LS29074LS290、74LS29374LS293等。等。等。等。本讲稿第五十九页，共九十六页n n 图图图图5.415.41 集成异步计数芯片集成异步计数芯片集成异步计数芯片集成异步计数芯片CC74HC90CC74HC90 本讲稿第六十页，共九十六页n n 图图图图5.425.42 CC74HC90逻辑电路图逻辑电路图本讲稿第六十一页，共九十六页n n 表表表表5.145.14 CC74HC90 CC74HC90逻辑功能逻辑功能逻辑功能逻辑功能 本讲稿第六十

43、二页，共九十六页本讲稿第六十三页，共九十六页n n3、用两片、用两片CC74HC90集成芯片级联构成多位任意进集成芯片级联构成多位任意进制计数器。制计数器。本讲稿第六十四页，共九十六页5.5 寄存器寄存器n n具有暂时存储二进制数据功能的电路称为具有暂时存储二进制数据功能的电路称为“寄存器寄存器”。按其功能特点可分成数据寄存器和移位寄存器两大类。按其功能特点可分成数据寄存器和移位寄存器两大类。数据寄存器数据寄存器数据寄存器数据寄存器的功能是接收，存储和输出数据，主要由触的功能是接收，存储和输出数据，主要由触发器的控制门组成。发器的控制门组成。NN个触发器可以储存个触发器可以储存n n位二进制数

44、据。位二进制数据。数据寄存器又称为数据缓冲存储器或数据锁存器，按其接数据寄存器又称为数据缓冲存储器或数据锁存器，按其接收数的方式又划要为双拍式和单拍式两种。收数的方式又划要为双拍式和单拍式两种。移位寄存器移位寄存器除了接收、存储、输出数据外，还能将寄存数据按一除了接收、存储、输出数据外，还能将寄存数据按一定方向进行移动，按其移动方向又划分为单向移位和定方向进行移动，按其移动方向又划分为单向移位和双向移位两种。双向移位两种。本讲稿第六十五页，共九十六页本讲稿第六十六页，共九十六页 图图图图5.465.46四边沿四四边沿四四边沿四四边沿四DD触发器触发器触发器触发器CC40175CC40175电路

45、图电路图电路图电路图n nD0 0DD3 3并行输入数据端；CP时钟脉冲输入端；时钟脉冲输入端；CRCR异步清零端异步清零端;n n Q Q0 0QQ3 3并行输出数据端并行输出数据端本讲稿第六十七页，共九十六页表表表表5.165.16 CC40175 CC40175的状态表的状态表的状态表的状态表本讲稿第六十八页，共九十六页5.5.2 移位寄存器移位寄存器n n表表表表5.185.18 常用移位寄存器集成芯片型号常用移位寄存器集成芯片型号常用移位寄存器集成芯片型号常用移位寄存器集成芯片型号本讲稿第六十九页，共九十六页本讲稿第七十页，共九十六页n n图图图图5.505.50 4 4位双向移位寄

46、存器位双向移位寄存器位双向移位寄存器位双向移位寄存器CC40104CC40104的逻辑电路的逻辑电路的逻辑电路的逻辑电路本讲稿第七十一页，共九十六页本讲稿第七十二页，共九十六页n n 图图图图5.515.51 CC40104 CC40104移位寄存器移位寄存器移位寄存器移位寄存器本讲稿第七十三页，共九十六页n n表表表表5.205.20 CC40104的逻辑功能表的逻辑功能表本讲稿第七十四页，共九十六页n n例例例例5.125.12 试分析图试分析图5.525.52（a a）（）（b b）的分频系数，分别列出状）的分频系数，分别列出状态转换表并画出相应的波形。态转换表并画出相应的波形。n n

47、图图图图5.525.52 CC40104构成的计数器构成的计数器本讲稿第七十五页，共九十六页本讲稿第七十六页，共九十六页本讲稿第七十七页，共九十六页5.5.3 锁存器锁存器n n一位钟控一位钟控DD触发器只能传递或锁存一位二进制数据，而在触发器只能传递或锁存一位二进制数据，而在实际应用中往往是一次要传送或存储多位数据。因此，需实际应用中往往是一次要传送或存储多位数据。因此，需要将若干个要将若干个DD触发器的钟控端触发器的钟控端CPCP连接起来，用一个公共的连接起来，用一个公共的信号控制端来控制，各个数据信号控制端来控制，各个数据DD1 1DD2 2DDn n端仍然是各自独端仍然是各自独立地接收

48、数据。用这种形式构成的一次能传送或储存多位立地接收数据。用这种形式构成的一次能传送或储存多位数据的电路称为数据的电路称为“锁存器锁存器”。而寄存器则是由若干个维。而寄存器则是由若干个维持持 阻塞阻塞DD触发器所组成的逻辑器件。集成锁存器的型号触发器所组成的逻辑器件。集成锁存器的型号有很多，其中绝大多数型号是有很多，其中绝大多数型号是DD触发器。其字长（位数）触发器。其字长（位数）有有4 4位、位、8 8位、位、1010位等。位等。本讲稿第七十八页，共九十六页n n 图图图图5.575.57双双双双4 D4 D锁存器锁存器锁存器锁存器CC4508CC4508的的的的1/21/2逻辑电路逻辑电路逻

49、辑电路逻辑电路本讲稿第七十九页，共九十六页n n 表表表表5.245.24 例例例例5.145.14状态转换表状态转换表状态转换表状态转换表本讲稿第八十页，共九十六页n n 表表表表5.25 5.25 双双双双4 D4 D锁存器功能表锁存器功能表锁存器功能表锁存器功能表本讲稿第八十一页，共九十六页本讲稿第八十二页，共九十六页 5.6“教、学、做教、学、做”项目项目15：“自动复自动复位数字频率计位数字频率计”的设计的设计n n一、设计要求：一、设计要求：一、设计要求：一、设计要求：n n（1 1）测量频率范围：）测量频率范围：0 010000HZ10000HZ；n n（2 2）闸门时间：）闸门

50、时间：10ms10ms、0.1s0.1s、10s10s和和10s10s；n n（3 3）测量信号：方波峰值）测量信号：方波峰值3 35V5V（与（与TTLTTL兼兼n n 容），输入信号最大值可以扩展；容），输入信号最大值可以扩展；n n（4 4）采用）采用5 5位位LEDLED显示测量值；显示测量值；n n（5 5）用计数法测量周期。）用计数法测量周期。本讲稿第八十三页，共九十六页n n二、设计思想与参考电路二、设计思想与参考电路n n1、设计思想。、设计思想。n n数字频率计是一种用十进制数字显示被测信号频率的数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器，它的基本功能是测量正