第5章低功耗数字电路精选文档.ppt

《第5章低功耗数字电路精选文档.ppt》由会员分享，可在线阅读，更多相关《第5章低功耗数字电路精选文档.ppt（22页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第5章低功耗数字电路1本讲稿第一页，共二十二页随着工艺水平的提高，随着工艺水平的提高，ICIC的规模越来越大，处理能力越来越强，但的规模越来越大，处理能力越来越强，但同时功耗也明显增加。同时功耗也明显增加。特别是随着移动设备的广泛应用，功耗问题已经成为了特别是随着移动设备的广泛应用，功耗问题已经成为了ICIC设计的一设计的一个主要障碍，这迫使设计者在各个设计层面开展低功耗设计方法的研个主要障碍，这迫使设计者在各个设计层面开展低功耗设计方法的研究。究。以处理器为例，处理器的应用大致可以分为两个方面，一方面是以专用设以处理器为例，处理器的应用大致可以分为两个方面，一方面是以专用设备和便携设备为代表

2、的嵌入式应用，另一方面是以高性能运算为主要目标的备和便携设备为代表的嵌入式应用，另一方面是以高性能运算为主要目标的高端应用。高端应用。在嵌入式领域，功耗是极其关键的设计问题，其重要性往往超过在嵌入式领域，功耗是极其关键的设计问题，其重要性往往超过性能等其它设计因素，设计者们必须面对电池使用时间和系统成本性能等其它设计因素，设计者们必须面对电池使用时间和系统成本的限制，尽最大可能地利用特定的设计资源进行低功耗设计，以满的限制，尽最大可能地利用特定的设计资源进行低功耗设计，以满足特定的应用需求。足特定的应用需求。在以工作站和服务器为代表的高端应用上，功耗也为处理器设计提出了严在以工作站和服务器为代

3、表的高端应用上，功耗也为处理器设计提出了严峻的挑战。伴随着工艺水平的提高，微结构的复杂性迅速增加，时钟频率得峻的挑战。伴随着工艺水平的提高，微结构的复杂性迅速增加，时钟频率得到快速提升，高性能处理器的功耗问题也变得极其严重，这就要求处理器设到快速提升，高性能处理器的功耗问题也变得极其严重，这就要求处理器设计者们要在设计的各个层面，都开展低功耗方案的研究。计者们要在设计的各个层面，都开展低功耗方案的研究。2本讲稿第二页，共二十二页功耗问题的严重性功耗问题的严重性随着计算机在全世界的普及，其消耗的能量也越来越巨大。在随着计算机在全世界的普及，其消耗的能量也越来越巨大。在19921992年，全世界年

4、，全世界大约有大约有87M87M个个CPUCPU，功耗约为，功耗约为160M Watts160M Watts，而到了，而到了20012001年，就有了年，就有了500M500M个个CPUCPU，功，功耗大约为耗大约为900OM Watts900OM Watts，而我们的三门峡水利枢纽工程装机容量也就，而我们的三门峡水利枢纽工程装机容量也就116OM 116OM Watts,Watts,服务器对能量的需求更大，例如，占地服务器对能量的需求更大，例如，占地25002500平方英尺的由平方英尺的由80008000个服务器组个服务器组成的巨型机可以消耗成的巨型机可以消耗2M Watts2M Watts

5、电能，功耗费用占管理此设备总费用的电能，功耗费用占管理此设备总费用的25%25%。由于处理器内部结构复杂程度迅速增加，单个处理器的功耗已经超过了由于处理器内部结构复杂程度迅速增加，单个处理器的功耗已经超过了100100瓦。在人们熟悉的瓦。在人们熟悉的IntelIntel处理器家族中，处理器家族中，Intel486DXIntel486DX峰值消耗大约峰值消耗大约5W5W，而，而Pentimu4 1.4GHzPentimu4 1.4GHz的处理器却达到了的处理器却达到了55W55W，依靠主板供电变得非常困难，而且，依靠主板供电变得非常困难，而且要用大功率风扇来解决散热问题，需要注意的是，要用大功率

6、风扇来解决散热问题，需要注意的是，Pentnim4Pentnim4系列处理器从设系列处理器从设计的一开始就在各个阶段进行了低功耗设计，这更说明了功耗问题的严峻性。计的一开始就在各个阶段进行了低功耗设计，这更说明了功耗问题的严峻性。在在ICIC设计中，功耗和性能常常是不能两者兼顾的。在设计中，功耗和性能常常是不能两者兼顾的。在PCPC和工作站领域，性能的和工作站领域，性能的提升是受冷却能力限制的，通常采用封装、风扇和水槽等方法来解决。而在便携提升是受冷却能力限制的，通常采用封装、风扇和水槽等方法来解决。而在便携产品中，关键因素是电池寿命，所以挑战就是对给定的电源限制后，最大化产品中，关键因素是电

7、池寿命，所以挑战就是对给定的电源限制后，最大化ICIC的的性能。这就确定了性能。这就确定了ICIC的发展目标是在功耗和性能之间找到平衡点，而且这个平衡的发展目标是在功耗和性能之间找到平衡点，而且这个平衡点必须满足广阔的应用范围。点必须满足广阔的应用范围。3本讲稿第三页，共二十二页低功耗设计的好处低功耗设计的好处1.1.节省能源节省能源:低功耗设计带来的一个最直接的好处就是节省能源，低功耗设计带来的一个最直接的好处就是节省能源，ICIC对功耗的消耗是巨对功耗的消耗是巨大的，而低功耗设计恰恰能减少电能的消耗，节省能源对环境和资源的保护大的，而低功耗设计恰恰能减少电能的消耗，节省能源对环境和资源的保

8、护大有裨益。另外，对于移动和便携设备，主要的能源供应使用的是电池，而大有裨益。另外，对于移动和便携设备，主要的能源供应使用的是电池，而电池的蓄电能力是有限的，应用低功耗技术，减少能量消耗，延长电池供电电池的蓄电能力是有限的，应用低功耗技术，减少能量消耗，延长电池供电时间，无疑可以增加移动设备的便携能力，扩大设备的应用范围。时间，无疑可以增加移动设备的便携能力，扩大设备的应用范围。2.2.降低成本：降低成本：使用低功耗设计还可以降低芯片的制造成本和系统的集成成本，首先在芯使用低功耗设计还可以降低芯片的制造成本和系统的集成成本，首先在芯片设计时，如果功耗高，就要考虑增加电源网络，并避免热点的出现，

9、这无片设计时，如果功耗高，就要考虑增加电源网络，并避免热点的出现，这无疑提高了设计的复杂度，增加了设计的成本。其次，在芯片制造的时候，功疑提高了设计的复杂度，增加了设计的成本。其次，在芯片制造的时候，功耗高就会增加封装的成本，不同的封装形式，价格相差很大。最后，在系统耗高就会增加封装的成本，不同的封装形式，价格相差很大。最后，在系统集成的时候，使用功耗较高的芯片，就要采用较好的散热方法，会提高系统集成的时候，使用功耗较高的芯片，就要采用较好的散热方法，会提高系统的成本。的成本。4本讲稿第四页，共二十二页3.3.提高系统稳定性：提高系统稳定性：低功耗设计可以提高系统的稳定性。由于功耗增加会导致芯

10、片温低功耗设计可以提高系统的稳定性。由于功耗增加会导致芯片温度升高，温度升高后会导致信号完整性和电迁移等电学问题，并度升高，温度升高后会导致信号完整性和电迁移等电学问题，并会进一步加大漏电功耗，从而影响芯片的正常工作，由于功耗过会进一步加大漏电功耗，从而影响芯片的正常工作，由于功耗过高导致系统死机的情况在当今随处可见。高导致系统死机的情况在当今随处可见。4.4.提高系统性能：提高系统性能：功耗是制约性能的一个重要因素，由于顾及到功耗的严重性，很多高性能功耗是制约性能的一个重要因素，由于顾及到功耗的严重性，很多高性能芯片的设计都被迫放弃研究计划，或者精简设计方案。比如，在芯片的设计都被迫放弃研究

11、计划，或者精简设计方案。比如，在20042004年，年，IntelIntel公司就是因为功耗过高而被迫放弃了其性能最优的公司就是因为功耗过高而被迫放弃了其性能最优的TejasTejas和和JayhawkJayhawk处处理器的研发计划，其中理器的研发计划，其中TejasTejas样片的功耗超过了样片的功耗超过了150W150W。而且，在系统集成过。而且，在系统集成过程中，常常为了避免功耗增加带来的系统不稳定性，以及为了延长电池的程中，常常为了避免功耗增加带来的系统不稳定性，以及为了延长电池的使用时间，不得不以牺牲系统的性能为代价，使系统工作在相对低频的情使用时间，不得不以牺牲系统的性能为代价，

12、使系统工作在相对低频的情况以控制功耗。况以控制功耗。5本讲稿第五页，共二十二页低功耗设计技术的发展趋势低功耗设计技术的发展趋势1 1、降低动态功耗技术趋势、降低动态功耗技术趋势在以降低动态功耗为目标的低功耗设计技术上，减少在以降低动态功耗为目标的低功耗设计技术上，减少ICIC内部逻辑内部逻辑的跳变活动，降低的跳变活动，降低ICIC的工作电压和工作频率依然是低功耗设计的的工作电压和工作频率依然是低功耗设计的最主要内容。但由于工艺水平提高以后，供电电压已经降得很低最主要内容。但由于工艺水平提高以后，供电电压已经降得很低了，电压的可变范围逐渐缩小，所以同动态调整工作电压相关的了，电压的可变范围逐渐缩

13、小，所以同动态调整工作电压相关的技术将越来越受到限制，但根据任务负载调整工作频率和控制空技术将越来越受到限制，但根据任务负载调整工作频率和控制空闲部件的跳变依然会持续有效。由于工艺技术的提高，动态功耗闲部件的跳变依然会持续有效。由于工艺技术的提高，动态功耗在处理器整体功耗中的比重已经下降，但从图在处理器整体功耗中的比重已经下降，但从图1.11.1中可以看出，动中可以看出，动态功耗依然占据着相当重要的地位态功耗依然占据着相当重要的地位,所以在未来的低功耗研究工作所以在未来的低功耗研究工作中，动态功耗会持续成为研究的对象，而动态功耗控制技术也必中，动态功耗会持续成为研究的对象，而动态功耗控制技术也

14、必将在将在ICIC设计中得到广泛应用。设计中得到广泛应用。2 2、降低静态功耗技术趋势、降低静态功耗技术趋势随着工艺水平的提高，静态功耗成指数级增加，从功耗分布比例随着工艺水平的提高，静态功耗成指数级增加，从功耗分布比例图图1.11.1，以及，以及IntelIntel公司系列处理器中漏电功耗占总功耗的比例图公司系列处理器中漏电功耗占总功耗的比例图1.21.2中，都可以明显看出这个趋势，所以对静态功耗控制技术的研中，都可以明显看出这个趋势，所以对静态功耗控制技术的研究成为了新的热点。究成为了新的热点。6本讲稿第六页，共二十二页7本讲稿第七页，共二十二页8本讲稿第八页，共二十二页在静态功耗控制技术

15、中，主要有三种技术，一是以调整阈值电压来控在静态功耗控制技术中，主要有三种技术，一是以调整阈值电压来控制漏电功耗，比如使用多阈值电压制漏电功耗，比如使用多阈值电压CMOSCMOS器件，以及使用在运行时改变阈器件，以及使用在运行时改变阈值电压的技术；二是通过切断休闲部件的电源来降低功耗的门控供电电值电压的技术；二是通过切断休闲部件的电源来降低功耗的门控供电电源技术，这样在没有电源供应的情况下，就不会有漏电功耗的产生；三源技术，这样在没有电源供应的情况下，就不会有漏电功耗的产生；三是利用电路的级联效应，对休闲部件使用输入向量控制技术，由于输入是利用电路的级联效应，对休闲部件使用输入向量控制技术，由

16、于输入向量会对电路的漏电状态产生影响，选择好的输入向量会使与输入相连向量会对电路的漏电状态产生影响，选择好的输入向量会使与输入相连的电路处于低漏电状态。的电路处于低漏电状态。在降低漏电功耗方面，还需要做很多研究工作来完善这些技术，并便其实在降低漏电功耗方面，还需要做很多研究工作来完善这些技术，并便其实用化。由于只要与电源相连，电路就会有漏电流产生，在体系结构级低功用化。由于只要与电源相连，电路就会有漏电流产生，在体系结构级低功耗设计的研究中，几乎没有有效的控制漏电功耗的技术，对漏电的控制技耗设计的研究中，几乎没有有效的控制漏电功耗的技术，对漏电的控制技术主要集中在电路级，然而我们知道，在低功耗

17、设计领域，越是高层的低术主要集中在电路级，然而我们知道，在低功耗设计领域，越是高层的低功耗设计越能更大程度地降低功耗，而底层技术的功耗控制能力则较弱，功耗设计越能更大程度地降低功耗，而底层技术的功耗控制能力则较弱，所以我们还是要深入研究体系结构级的设计方法，找出可以有效控制漏电所以我们还是要深入研究体系结构级的设计方法，找出可以有效控制漏电功耗的技术。功耗的技术。9本讲稿第九页，共二十二页3 3、ICIC体系结构设计的趋势体系结构设计的趋势功耗的挑战己经对功耗的挑战己经对ICIC设计者提出了新的要求，需要将功耗作为一个重要指标重新对设计者提出了新的要求，需要将功耗作为一个重要指标重新对原来的设

18、计思想进行评估。对低功耗的设计考虑可以包含在设计的所有层次中，包原来的设计思想进行评估。对低功耗的设计考虑可以包含在设计的所有层次中，包括在系统级的电源管理，体系结构的选择，以及更底层的逻辑级和物理级的低功耗括在系统级的电源管理，体系结构的选择，以及更底层的逻辑级和物理级的低功耗实现技术。实现技术。以处理器微结构设计层次为例来研究低功耗策略。当前主流的处理器仍采用越以处理器微结构设计层次为例来研究低功耗策略。当前主流的处理器仍采用越来越夸张的超标量方法来实现，尽管生产工艺不断提高，但功耗增加的速度仍然来越夸张的超标量方法来实现，尽管生产工艺不断提高，但功耗增加的速度仍然是惊人的。从图是惊人的。

19、从图1.31.3和图和图1.41.4中可以看到，处理器性能的提升是呈亚线性增长的，中可以看到，处理器性能的提升是呈亚线性增长的，而能量的消耗却呈超线性增长，这就清楚地说明了为什么传统的超标量结构设计而能量的消耗却呈超线性增长，这就清楚地说明了为什么传统的超标量结构设计方法会导致设计出的处理器的能效越来越低。方法会导致设计出的处理器的能效越来越低。理论分析表明，并行处理器结构具有先天的低功耗特性。在动态功耗上，可以通过并行理论分析表明，并行处理器结构具有先天的低功耗特性。在动态功耗上，可以通过并行实现低压低频工作状态，从而降低动态功耗。在静态功耗上，由于并行意味着一种离散实现低压低频工作状态，从

20、而降低动态功耗。在静态功耗上，由于并行意味着一种离散的组织结构，不像超标量设计那样紧密地耦合在一起，这样的离散的结构非常有利于根的组织结构，不像超标量设计那样紧密地耦合在一起，这样的离散的结构非常有利于根据任务负载动态地关闭各个相对独立单元的电源，便于实现门控电源等降低漏电功耗的据任务负载动态地关闭各个相对独立单元的电源，便于实现门控电源等降低漏电功耗的技术，再加上并行设计在性能上的优势，就决定了并行设计成为了处理器结构的发展趋技术，再加上并行设计在性能上的优势，就决定了并行设计成为了处理器结构的发展趋势，工业届的发展也印证了这个趋势，无论是势，工业届的发展也印证了这个趋势，无论是IBMIBM

21、和和IntelIntel等厂商的高性能处理器，还是等厂商的高性能处理器，还是ARMARM和和MIPSMIPS公司的嵌入式处理器，都在加速开发并行芯片设计。公司的嵌入式处理器，都在加速开发并行芯片设计。10本讲稿第十页，共二十二页11本讲稿第十一页，共二十二页12本讲稿第十二页，共二十二页低功耗设计足一个复杂的综合性课题。就流程而言，包括功耗建模、评低功耗设计足一个复杂的综合性课题。就流程而言，包括功耗建模、评估以及优化等；就设计抽象层次而言，包括自系统级至版图级的所有抽象估以及优化等；就设计抽象层次而言，包括自系统级至版图级的所有抽象层次。同时，功耗优化与系统速度和面积等指标的优化密切相关，需

22、要折层次。同时，功耗优化与系统速度和面积等指标的优化密切相关，需要折中考虑。中考虑。目前国内外常用的低功耗设计技术有如下几种：目前国内外常用的低功耗设计技术有如下几种：1 1、降低动态功耗技术、降低动态功耗技术（1 1）系统级功耗管理）系统级功耗管理主要做法是在没有操作的时候（也就是在主要做法是在没有操作的时候（也就是在ICIC处于空闲状态的时候），使处于空闲状态的时候），使ICIC运作于睡运作于睡眠状态（只有少量必须的设备处于工作之中）；在预设时间来临或满足一定条件的时眠状态（只有少量必须的设备处于工作之中）；在预设时间来临或满足一定条件的时候，会产生一个中断，由这个中断唤醒其它设备。候，会

23、产生一个中断，由这个中断唤醒其它设备。（2 2）动态电压调节）动态电压调节CMOSCMOS电路功耗主要由电路功耗主要由3 3部分组成：电路电容充放电引起的动态功耗，漏电流引起的功部分组成：电路电容充放电引起的动态功耗，漏电流引起的功耗和短路电流引起的功耗。其中，动态功耗是最主要的，占了总功耗的耗和短路电流引起的功耗。其中，动态功耗是最主要的，占了总功耗的9090以上，表以上，表达式如下：达式如下：式中：式中：f f为时钟频率，为时钟频率，C CL L为节点电容，为节点电容，为节点的翻转概率，为节点的翻转概率，V Vdddd为工作电压。为工作电压。13本讲稿第十三页，共二十二页由式由式(1)(1

24、)可知，动态功耗与工作电压的平方成正比，功耗将随着工作电压的可知，动态功耗与工作电压的平方成正比，功耗将随着工作电压的降低以二次方的速度降低，因此降低工作电压是降低功耗的有力措施。降低以二次方的速度降低，因此降低工作电压是降低功耗的有力措施。但是，降低工作电压会导致传播延迟加大，执行时间变长。然而，系但是，降低工作电压会导致传播延迟加大，执行时间变长。然而，系统负载是随时间变化的，因此并不需要微处理器所有时刻都保持高性统负载是随时间变化的，因此并不需要微处理器所有时刻都保持高性能。能。动态电压调节动态电压调节DVS(Dynaymic Voltage Scaling)DVS(Dynaymic V

25、oltage Scaling)技术降低功耗的主要思技术降低功耗的主要思路是根据芯片工作状态改变功耗管理模式，从而在满足性能的基础上降低路是根据芯片工作状态改变功耗管理模式，从而在满足性能的基础上降低功耗。在不同模式下，工作电压可以进行调整。功耗。在不同模式下，工作电压可以进行调整。为了精确地控制为了精确地控制DVSDVS，需要采用电压调度模块来实时改变工作电压，电压调，需要采用电压调度模块来实时改变工作电压，电压调度模块通过分析当前和过去状态下系统工作情况的不同来预测电路的工作负度模块通过分析当前和过去状态下系统工作情况的不同来预测电路的工作负荷。荷。14本讲稿第十四页，共二十二页（3 3）门

26、控时钟和可变频率时钟）门控时钟和可变频率时钟在微处理器中，很大一部分功耗来自时钟。时钟是惟一在所有时间都充放电的在微处理器中，很大一部分功耗来自时钟。时钟是惟一在所有时间都充放电的信号，而且很多情况下引起不必要的门的翻转，因此降低时钟的开关活动性将对信号，而且很多情况下引起不必要的门的翻转，因此降低时钟的开关活动性将对降低整个系统的功耗产生很大的影响。门控时钟包括门控逻辑模块时钟和门控寄降低整个系统的功耗产生很大的影响。门控时钟包括门控逻辑模块时钟和门控寄存器时钟。门控逻辑模块时钟对时钟网络进行划分，如果在当前的时钟周期内，存器时钟。门控逻辑模块时钟对时钟网络进行划分，如果在当前的时钟周期内，

27、系统没有用到某些逻辑模块，则暂时切断这些模块的时钟信号，从而明显地降低系统没有用到某些逻辑模块，则暂时切断这些模块的时钟信号，从而明显地降低开关功耗。门控寄存器时钟的原理是当寄存器保持数据时，关闭寄存器时钟，以开关功耗。门控寄存器时钟的原理是当寄存器保持数据时，关闭寄存器时钟，以降低功耗。然而，门控时钟易引起毛刺，必须对信号的时序加以严格限制，并对降低功耗。然而，门控时钟易引起毛刺，必须对信号的时序加以严格限制，并对其进行仔细的时序验证。其进行仔细的时序验证。另一种常用的时钟技术就是可变频率时钟。它根据系统性能要求，配置适当的时钟另一种常用的时钟技术就是可变频率时钟。它根据系统性能要求，配置适

28、当的时钟频率以避免不必要的功耗。门控时钟实际上是可变频率时钟的一种极限情况频率以避免不必要的功耗。门控时钟实际上是可变频率时钟的一种极限情况(即只有即只有零和最高频率两种值零和最高频率两种值)，因此，可变频率时钟比门控时钟技术更加有效，但需要系统，因此，可变频率时钟比门控时钟技术更加有效，但需要系统内嵌时钟产生模块内嵌时钟产生模块PLLPLL，增加了设计复杂度。去年，增加了设计复杂度。去年IntelIntel公司推出的采用先进动态功公司推出的采用先进动态功耗控制技术的耗控制技术的MontecitoMontecito处理器，就利用了变频时钟系统。该芯片内嵌一个高精度数处理器，就利用了变频时钟系统

29、。该芯片内嵌一个高精度数字电流表，利用封装上的微小电压降计算总电流；通过内嵌的一个字电流表，利用封装上的微小电压降计算总电流；通过内嵌的一个3232位微处理器来位微处理器来调整主频，达到调整主频，达到6464级动态功耗调整的目的，大大降低了功耗。级动态功耗调整的目的，大大降低了功耗。15本讲稿第十五页，共二十二页（4 4）并行结构与流水线技术）并行结构与流水线技术并行结构的原理是通过牺牲面积来降并行结构的原理是通过牺牲面积来降低功耗低功耗。将一个功能模块复制为。将一个功能模块复制为n(n2)n(n2)个个相同的模块，这些模块并行计算。并行设计后，由于有多个模块同时工作，提高了吞吐能相同的模块，

30、这些模块并行计算。并行设计后，由于有多个模块同时工作，提高了吞吐能力，可以把每个模块的速度降低为原来的力，可以把每个模块的速度降低为原来的l/nl/n。根据延时和工作电压的线性关系，工作电。根据延时和工作电压的线性关系，工作电压可以相应降低为原来的压可以相应降低为原来的l ln n，电容增大为原来的，电容增大为原来的n n倍，工作频率降低为原来的倍，工作频率降低为原来的l ln n，根，根据式据式(1)(1)功耗降低为原来的功耗降低为原来的1 1n n2 2。并行设计的关键是算法设计，一般算法中并行计。并行设计的关键是算法设计，一般算法中并行计算的并行度往往比较低，并行度高的算法比较难开发。算

31、的并行度往往比较低，并行度高的算法比较难开发。流水线技术本质上也是一种并行。把某一功能模块分成流水线技术本质上也是一种并行。把某一功能模块分成n n个阶段进行流水作业，每个阶段个阶段进行流水作业，每个阶段由一个子模块来完成，在子模块之间插入寄存器。若工作频率不变，对某个模块的速度要由一个子模块来完成，在子模块之间插入寄存器。若工作频率不变，对某个模块的速度要求仅为原来的求仅为原来的1 1n n，则工作电压可以降低为原来的，则工作电压可以降低为原来的1 1n n，电容的变化不大，电容的变化不大(寄存器面积占寄存器面积占的比例很小的比例很小)，功耗可降低为原来的，功耗可降低为原来的1 1n n2

32、2，面积基本不变，但增加了控制的复杂度。，面积基本不变，但增加了控制的复杂度。通过流水线技术和并行结构降低功耗的前提是电路工作电压可变。如果工作电通过流水线技术和并行结构降低功耗的前提是电路工作电压可变。如果工作电压固定，则这两种方法只能提高电路的工作速度，并相应地增加了电路的功耗。压固定，则这两种方法只能提高电路的工作速度，并相应地增加了电路的功耗。在深亚微米工艺下，工作电压已经比较接近阈值电压，为了使工作电压有足够的在深亚微米工艺下，工作电压已经比较接近阈值电压，为了使工作电压有足够的下降空间，应该降低阈值电压；但是随着阈值电压的降低，亚阈值电流将呈指数下降空间，应该降低阈值电压；但是随着

33、阈值电压的降低，亚阈值电流将呈指数增长，静态功耗迅速增加。因此，电压的下降空间有限。增长，静态功耗迅速增加。因此，电压的下降空间有限。16本讲稿第十六页，共二十二页（5 5）低功耗单元库）低功耗单元库设计低功耗单元库是降低功耗的一个重要方法，包括调整单元尺寸、改设计低功耗单元库是降低功耗的一个重要方法，包括调整单元尺寸、改进电路结构和版图设计。用户可以根据负载电容和电路延时的需要选择不进电路结构和版图设计。用户可以根据负载电容和电路延时的需要选择不同尺寸的电路来实现，这样会导致不同的功耗，因此可以根据需要设计不同尺寸的电路来实现，这样会导致不同的功耗，因此可以根据需要设计不同尺寸的单元。同时，

34、为常用的单元选择低功耗的实现结构，如触发器、同尺寸的单元。同时，为常用的单元选择低功耗的实现结构，如触发器、锁存器和数据选择器等。锁存器和数据选择器等。（6 6）低功耗状态机编码）低功耗状态机编码状态机编码对信号的活动性具有重要影响，通过合理选择状态机状态机编码对信号的活动性具有重要影响，通过合理选择状态机状态的编码方法，减少状态切换时电路的翻转，可以降低状态机的状态的编码方法，减少状态切换时电路的翻转，可以降低状态机的功耗。其原则是：对于频繁切换的相邻状态，尽量采用相邻编码。功耗。其原则是：对于频繁切换的相邻状态，尽量采用相邻编码。例如：例如：GrayGray码在任何两个连续的编码之间只有一

35、位的数值不同，在码在任何两个连续的编码之间只有一位的数值不同，在设计计数器时，使用设计计数器时，使用GrayGray码取代二进制码，则计数器的改变次数几码取代二进制码，则计数器的改变次数几乎减少一半，显著降低了功耗；在访问相邻的地址空间时，其跳变乎减少一半，显著降低了功耗；在访问相邻的地址空间时，其跳变次数显著减少，有效地降低了总线功耗。次数显著减少，有效地降低了总线功耗。17本讲稿第十七页，共二十二页（7 7）CacheCache的低功耗设计的低功耗设计作为现代作为现代微处理器微处理器中的重要部件，中的重要部件，CacheCache的功耗约占整个芯片功耗的功耗约占整个芯片功耗的的303060

36、60，因此设计高性能、低功耗的，因此设计高性能、低功耗的CachCach结构，对降低微结构，对降低微处理器的功耗有明显作用。处理器的功耗有明显作用。CacheCache低功耗设计的关键在于降低失效低功耗设计的关键在于降低失效率，减少不必要的操作。通常用来降低率，减少不必要的操作。通常用来降低CacheCache功耗的方法有以下两功耗的方法有以下两种：一种是从存储器的结构出发，设计低功耗的存储器，例如采种：一种是从存储器的结构出发，设计低功耗的存储器，例如采用基于用基于CAMCAM的的CacheCache结构；另一种是通过减少对结构；另一种是通过减少对CacheCache的访问次数来的访问次数来

37、降低功耗。降低功耗。（8 8）处理器指令集优化设计技术）处理器指令集优化设计技术在满足系统功能和性能要求的前提下，设计一个运行功耗最小的指令集。在满足系统功能和性能要求的前提下，设计一个运行功耗最小的指令集。具体作法包括：选择合理的指令长度，提高程序的代码密度，以减少对存具体作法包括：选择合理的指令长度，提高程序的代码密度，以减少对存储器访问的功耗；根据对应用程序中指令相关性的统计，对指令进行编码储器访问的功耗；根据对应用程序中指令相关性的统计，对指令进行编码优化，使得在读取和执行指令时，总线和功能部件的信号翻转最少，从而优化，使得在读取和执行指令时，总线和功能部件的信号翻转最少，从而有效降低

38、功耗。有效降低功耗。18本讲稿第十八页，共二十二页（9 9）操作数隔离技术）操作数隔离技术通过在运算模块的输入端口增加操作数隔离电路，通过在运算模块的输入端口增加操作数隔离电路，避免了模块在不工作时的无效翻转，节省了动态功避免了模块在不工作时的无效翻转，节省了动态功耗。耗。以上主要是从硬件的角度来实现功耗的降低。除了以上主要是从硬件的角度来实现功耗的降低。除了硬件方法，通过软件方面的优化，也能显著地降低硬件方法，通过软件方面的优化，也能显著地降低功耗。例如：在功耗。例如：在CrusoeCrusoe处理器中，采用高效的超长处理器中，采用高效的超长指令指令(VLIW)(VLIW)、代码融合、代码融

39、合(Code Morphing)(Code Morphing)技术、技术、LongRunLongRun电源管理技术和电源管理技术和RunCoolerRunCooler工作温度自动调工作温度自动调节等创新技术，获得了良好的低功耗效果。节等创新技术，获得了良好的低功耗效果。19本讲稿第十九页，共二十二页2 2、降低静态功耗技术、降低静态功耗技术（1 1）工艺控制法：主要通过控制晶体管的沟道长）工艺控制法：主要通过控制晶体管的沟道长度、氧化层厚度等结构参数以及不同的沟道掺杂度、氧化层厚度等结构参数以及不同的沟道掺杂方式来减少漏电流的影响。方式来减少漏电流的影响。（2 2）阈值电压控制法：晶体管的阈值

40、电压决定性地影）阈值电压控制法：晶体管的阈值电压决定性地影响着亚阈电流的大小，因此通过阈值电压的控制来优化响着亚阈电流的大小，因此通过阈值电压的控制来优化静态功耗是众多优化方法中行之有效的一种方式。也是静态功耗是众多优化方法中行之有效的一种方式。也是目前工业界最为常见和应用最广的一种做法。该方法具目前工业界最为常见和应用最广的一种做法。该方法具体实施时有双阈值法、多阈值法、可变阈值法以及动态体实施时有双阈值法、多阈值法、可变阈值法以及动态阈值法。需要指出的是以上这些相关技术的应用都需要阈值法。需要指出的是以上这些相关技术的应用都需要工艺上的相关支持。工艺上的相关支持。20本讲稿第二十页，共二十

41、二页（3 3）输入向量控制法：该方法利用电路漏电流大小易受输入）输入向量控制法：该方法利用电路漏电流大小易受输入状态影响的特性，对电路输入进行适当控制以降低漏电。输入状态影响的特性，对电路输入进行适当控制以降低漏电。输入向量控制方法通过控制电路在不工作时的输入向量状态来最小向量控制方法通过控制电路在不工作时的输入向量状态来最小化漏电功耗，或者对电路中的高漏电单元插入堆叠晶体管以降化漏电功耗，或者对电路中的高漏电单元插入堆叠晶体管以降低漏电。这些方法利用的是电路拓扑结构的宏观特性，因此属低漏电。这些方法利用的是电路拓扑结构的宏观特性，因此属于较高层的优化方式，不需要特别的工艺支持。但这些方法通于

42、较高层的优化方式，不需要特别的工艺支持。但这些方法通常只对小规模的电路有较明显的优化效果。常只对小规模的电路有较明显的优化效果。（4 4）电路控制法：采用不同的电路形式，如采用）电路控制法：采用不同的电路形式，如采用P P型多米诺型多米诺电路降低删漏电，以及其他的控制方法等，都会对电路的漏电路降低删漏电，以及其他的控制方法等，都会对电路的漏电控制产生一定的作用。另外，由于静态功耗大小与电源电电控制产生一定的作用。另外，由于静态功耗大小与电源电压成正比，因此和动态功耗一样，降低电压也是降低静态功压成正比，因此和动态功耗一样，降低电压也是降低静态功耗的一种有效方法。除此之外，目前还有很多相关的研究

43、，耗的一种有效方法。除此之外，目前还有很多相关的研究，但一些做法在实现方式上还不仅成熟，另外一些方式的采用但一些做法在实现方式上还不仅成熟，另外一些方式的采用会对电路性能造成较大影响。会对电路性能造成较大影响。21本讲稿第二十一页，共二十二页ICIC低功耗设计研究的发展趋势低功耗设计研究的发展趋势功耗是功耗是ICIC设计长期面临的问题，分析当前的研究状况，未来的设计长期面临的问题，分析当前的研究状况，未来的低功耗低功耗ICIC设计研究有如下发展趋势：设计研究有如下发展趋势：（1 1）系统级的低功耗设计研究。抽象层次越高，采用低功耗）系统级的低功耗设计研究。抽象层次越高，采用低功耗技术功耗可降低

44、的比例越大。技术功耗可降低的比例越大。（2 2）面向功耗的软硬件协同设计。而向功耗的软硬件协同设计）面向功耗的软硬件协同设计。而向功耗的软硬件协同设计可以获得功耗优化的系统架构，再配合有效的功耗管理，可以大可以获得功耗优化的系统架构，再配合有效的功耗管理，可以大大降低最终的功耗。大降低最终的功耗。（3 3）异步电路的研究。同步电路的时钟功耗在整个系统的功）异步电路的研究。同步电路的时钟功耗在整个系统的功耗中占了相当大的比例。异步逻辑无需全局时钟，而是采用握耗中占了相当大的比例。异步逻辑无需全局时钟，而是采用握手信号协调模块问的工作，减少了时钟驱动和同步电路中很多手信号协调模块问的工作，减少了时钟驱动和同步电路中很多不必要的翻转，从而有效地降低了功耗。然而，异步电路实现不必要的翻转，从而有效地降低了功耗。然而，异步电路实现困难，且缺乏困难，且缺乏EDAEDA软件的支持，因而还有待于进一步的研究。软件的支持，因而还有待于进一步的研究。22本讲稿第二十二页，共二十二页