第五章存储器系统.pptx

《第五章存储器系统.pptx》由会员分享，可在线阅读，更多相关《第五章存储器系统.pptx（82页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1教学要求1.了解各类半导体存储器的应用特点2.熟悉半导体存储器芯片的结构3.熟悉SRAM和EPROM的引脚功能4.掌握存储芯片与CPU连接的方法，特别是片选端的处理第1页/共82页2两个视角研究存储器系统的两个视角：小系统中的存储器系统（如嵌入式应用），一般由“ROM+静态RAM”构成大系统中的存储系统（如PC机），一般由“高速缓存+主存+辅存”构成，包含了“高速缓冲存储”和“虚拟存储”两种功能结构第2页/共82页35.1存储器概述存储器的分类和评价指标存储系统的层次结构第3页/共82页4存储器的分类和评价指标1.按读写方式分类随机存取存储器（RandomAccessMemory，RAM）顺

2、序存取存储器（SerialAccessMemory，SAM）直接存取存储器（DirectAccessMemory，DAM）2.按存储介质和工作原理分类半导体存储器磁表面存储器光表面存储器3.按存储时效分类易失性存储器（VolatileMemory）非易失存储器（Non-VolatileMemory）4.按所处的位置分类内存外存第4页/共82页5存储器的评价指标 速度：针对不同的存储器件和部件，该指标有不同的表示方法半导体存储芯片用存取周期和读出时间来评价、内存条和内存总线用工作频率和带宽来评价，硬盘存储器用主轴转速、平均寻道时间和数据传输率来评价带宽指单位时间里数据的传送数量，单位是位/秒（b

3、/s）或字节/秒（B/s）容量存储器的容量用B、KB、MB、GB、TB、PB等进行表示存储成本一般用每兆字节的价格来表示第5页/共82页6存储系统的层次结构给存储器提的要求：高速度、大容量和低成本单一器件和单一设备是很难做到解决方案：构建一个多层次的存储器系统，通过合理配置存储资源来实现减少高价存储器的用量，让更多的访问在高速存储器中进行，用大容量的存储设备来提供后备支持第6页/共82页71.存储器系统的构成层次包括CPU中的寄存器高速缓冲存储器（高速缓存）主存储器（主存）辅助存储器（辅存）三级存储结构Cache的工作原理第7页/共82页82.Cache缓冲存储和虚拟存储高速缓冲存储虚拟存储两

4、种结构都依赖于访问的局部性原理第8页/共82页95.2 半导体存储器半导体存储器被用于微机大系统、微机小系统、通用微机系统、嵌入式系统等他们或者以芯片形式存在于系统，或者被集成到CPU内部第9页/共82页10半导体存储器的分类n按制造工艺q双极型：速度快、集成度低、功耗大、价格高、高速存储场合qMOS型：速度慢、集成度高、功耗低、价格低、主存n按使用属性q随机存取存储器RAM：可读可写、断电信息丢失q只读存储器ROM：正常只读、断电信息不丢失n 按连接方式q 并行连接芯片q 串行连接芯片详细分类，请看图示第10页/共82页11半导体存储器的分类详细展开，注意对比第11页/共82页12读写存储器

5、RAM静态RAM触发器为基本存储单元，不掉电信息不丢失。集成度低、速度快、功耗价格高动态RAMMOS管为基本存储单元，极间电容充放电作为信息存储手段。电容容量很小，要不断刷新。集成度高、价格低、功耗小、速度比SRAM慢，主存伪静态RAM配备有自动刷新电路的DRAM芯片，价格和功耗都低于SRAM非易失RAM有多种结构形式，多数情况下指带有后备电池的SRAM芯片双口RAM有两套寻址和读写机构，可应对两个设备的访问，同时提供冲突避免机制，主要用于数据共享和数据缓冲的场合铁电RAM非易失RAM，利用铁电晶体中中心原子的位置变化来存储信息，价格较高第12页/共82页13读写存储器RAM组成单元速度集成度

6、应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失第13页/共82页14只读存储器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除第14页/共82页15半导体存储器芯片的结构地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOE WE CS 存储体q存储器芯片的主要部分，用来存储信息 地

7、址译码电路q根据输入的地址编码来选中芯片内某个特定的存储单元 控制电路和数据缓冲 q选中存储芯片，控制读写操作第15页/共82页16存储体每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据存储容量与地址、数据线个数有关：芯片的存储容量存储单元数存储单元的位数2MN M：芯片的地址线根数 N：芯片的数据线根数例如芯片2114为1K4位（10根地址线，4根数据线）芯片2716（2K8位）（11根地址线，8根数据线）示例示例示例示例第16页/共82页17译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单

8、译码双译码地址译码电路n单译码结构n双译码结构q双译码可简化芯片设计q主要采用的译码结构第17页/共82页18控制电路和数据缓冲片选端CS*（芯片选中）或CE*（芯片使能）有效时，可以对该芯片进行读写操作读控制OE*（输出允许）控制读操作，有效时，芯片内数据输出该控制端对应系统的读控制线写控制WE*（写允许）控制写操作，有效时，数据进入芯片中该控制端对应系统的写控制线第18页/共82页19半导体存储器的主要技术指标存储容量对厂商，用总的“位容量”描述对用户，用“存储单元数每个单元的存储位数”描述存取速度存取时间（AccessTime），即TA。指从读/写命令发出，到操作完成经历的时间存取周期（

9、AccessCycle），即TAC。指两次存储器访问所允许的最小时间间隔制作工艺制作工艺决定了集成度、存取速度和功耗等多项指标与制作工艺有关的其他技术还有：线宽用铜导线代替铝导线采用多层制作等第19页/共82页205.3 随机存取存储器静态RAM由于速度快，外围电路简单，SRAM主要用于微机小系统结构多为“8”的字片结构常用的SRAM有：6116（2K8位）、6264（8K8位）、62128（16K8位）、62256（32K8位）等第20页/共82页211.SRAM的基本存储单元和电路结构SRAM的基本存储单元是触发器电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵，双译

10、码结构SRAM一般采用“字结构”存储矩阵：每个存储单元存放多位（4、8、16等）每个存储单元具有一个地址SRAM 2114SRAM 6264第21页/共82页222.SRAM芯片2114n存储容量为10244n18个引脚DIP封装：q10根地址线A9A0q4根数据线I/O4I/O1q片选CS*q读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能功能功能功能第22页/共82页243.SRAM芯片6264n存储容量为8K8n28个引脚：q13根地址线A12A0q8根数据线D7D0q片选

11、CS1*、CS2q读写WE*、OE*功能功能功能功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615第24页/共82页25动态RAM集成度高、价格低、功耗低、需要刷新和外围电路复杂，多用于规模较大的微机系统如充当主存DRAM的基本存储单元是单个场效应管及其极间电容每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵DRAM一般采用“位结构”存储体：图5-12每个存储单元存放一位需要8个存储芯片构成一个字节

12、单元每个字节存储单元具有一个地址第25页/共82页26动态RAM信息放在极间电容上电容容量很小，充电后电压变化仅0.2v左右，可维持时间很短，一般2ms左右会泄漏，造成信息丢失数据一经读出，电容上的信息将遭到破坏必须配备“读出再生放大电路”进行刷新读操作写操作每次同时对一行的存储单元进行刷新第26页/共82页27读操作从选中单元读出信号，首先使读出再生放大电路建立起稳定状态，该状态一方面向数据线输出，另一方面反过来对存储单元刷新写操作外部数据先在读出再生放大电路建立起稳定状态，然后再对它选定单元完成写入刷新操作仅行地址有效，该行所有存储单元的数据在内部被读出，经同一列上的读出再生放大电路的刷新

13、得到加强第27页/共82页28DRAM芯片4116存储容量为16K1，双译码位片结构16个引脚：7根地址线A6A0行地址选通RAS*列地址选通CAS*1根数据输入线DIN1根数据输出线DOUT读写控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC12345678161514131211109第28页/共82页29DRAM 4116的读周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址WECASRAS存储地址需要分两批传送行地址选通信号RAS*有效，开始传送行地址随后，列地址选通信号CAS*有

14、效，传送列地址RAS*和CAS*先后有效相当于片选信号读写信号WE*读有效数据从DOUT引脚输出第29页/共82页30DRAM 4116的写周期TWCSTDS列地址行地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送行地址选通信号RAS*有效，开始传送行地址随后，列地址选通信号CAS*有效，传送列地址读写信号WE*写有效数据从DIN引脚进入存储单元第30页/共82页31DRAM 4116的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DINCASRAS采用“仅行地址有效”方法刷新行地址选通RAS*有效，传送

15、行地址列地址选通CAS*无效，没有列地址芯片内部实现一行存储单元的刷新没有数据输入输出存储系统中所有芯片同时进行刷新DRAM必须每隔固定时间就刷新第31页/共82页32DRAM芯片2164PC/XT内存中使用的DRAM芯片，采用位片结构存储容量为64K1位16个引脚：8根地址线A7A01根数据输入线DIN1根数据输出线DOUT行地址选通RAS*列地址选通CAS*读写控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A712345678161514131211109第32页/共82页33DRAM芯片2164n2164可以看成4个4116（16K1位，7根地

16、址线两批传送）q需增加两根地址线片选4个4116，但只增加了1根复用的地址线A7q读写时，A7A0分两批传送16位地址q刷新时，只用7位行地址，并令RAS*有效CAS*无效第33页/共82页345.4 只读存储器EEPROMEEPROM 2717AEEPROM 2864An一般工作状态下，ROM只能读不能写n对于可编程的ROM芯片，可用特殊方法写入数据，称为编程Programming或“烧写”n对于可擦除的ROM芯片，可用特殊方法将原数据擦除，以便再次编程nROM为非易失性存储部件，其中数据可以长期保存，掉电亦不丢失 EPROMEPROM 2716EPROM 2764第34页/共82页35UV

17、-EPROM顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息一般使用专门的编程器（烧写器）编程编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信息“1”编程就是将某些单元写入信息0EPROM 2716EPROM 2764第35页/共82页36EPROM芯片2716n存储容量为2K8n24个引脚：q11根地址线A10A0q8根数据线DO7DO0q两个电源输入VDD和VPPq片选/编程CE*/PGMq读写OE*功能功能功能功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A

18、7A6A5A4A3A2A1A0DO0DO1DO2Vss第36页/共82页37EPROM芯片2764n存储容量为8K8n28个引脚：q13根地址线A12A0q8根数据线D7D0q两个电源输入：工作电压VCC和编程电压VPPq片选CE*q编程PGM*q读写OE*功能功能功能功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615第37页/共82页38用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）有字节

19、擦写、块擦写和整片擦写方法并行EEPROM：多位同时进行，并行传送数据，较多引脚较高传送速率如28系列、29系列，2864（8K8位）、28256-15（32K8位，150ns）串行EEPROM：只有一位数据线，引脚少，地址、数据、和控制信息编码后串行传送，芯片体积小。通常采用两种芯片级接口2线制的I2C（InterIntegratedCircuil）接口3线制SPI（SerialPeripheralInterface）接口第38页/共82页39EEPROM芯片2817A存储容量为2K828个引脚，内部有电压提升电路，只需5v供电：11根地址线A10A08根数据线I/O7I/O0片选CE*读写

20、OE*、WE*状态输出RDY/BUSY*功能功能功能功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615第39页/共82页40EEPROM芯片2864A存储容量为8K828个引脚，+5v供电：13根地址线A12A08根数据线I/O7I/O0片选CE*读写OE*、WE*功能功能功能功能VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A

21、4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615第40页/共82页41闪速存储器通过浮置栅来保存信息的，但擦写速度快，同时继承了EPROM集成度高和EEPROM电可擦除的优点，应用越来越广泛编程和擦写原理FlashROM的编程原理同EPROM，采用热电子注入法擦除同EEPROM，利用电子隧道效应完成典型芯片为25F系列和29系列。型号中含有F的芯片，一般为闪存器件或内部带有闪存的器件闪存也属于EEPROM，所以有些使用与EEPROM一样的命名，并加字符F说明第41页/共82页425.5 存储芯片与CP

22、U的链接n这是本章的重点内容nSRAM、EPROM与CPU的连接n译码方法同样适合I/O端口第42页/共82页43存储芯片与CPU的连接1.存储芯片的存储芯片的数据线数据线2.存储芯片的存储芯片的地址线地址线3.存储芯片的存储芯片的片选端片选端4.存储芯片的存储芯片的读写控制线读写控制线第43页/共82页441.存储芯片数据线的处理只讨论存储器和8位数据总线的连接若芯片的数据线正好8根：一次可从芯片中访问到8位数据全部数据线与系统的8位数据总线相连若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据利用多个芯片扩充数据位这个扩充方式简称“位扩充”第44页/共82页452114（1）A9A

23、0I/O4I/O1片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEn多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数n其它连接都一样n这些芯片应被看作是一个整体n常被称为“芯片组”位扩充第45页/共82页462.存储芯片地址线的连接地址线通常全部与系统的低位地址总线相连寻址时，这部分地址的译码是在存储芯片内完成的，称为“片内译码”如某芯片有N根地址，当其被选中时，从芯片地址引脚输入的N位地址在内部进行N:2N译码，从而选中芯片内特定的存储单元，N位译码得到的地址范围为N位“000”N位“111”，记为N位“全0全1”第46页/共82页47片内译码A9A0存储芯

24、片000H001H002H3FDH3FEH3FFH全0全1000000000000000000010000000010111111110111111111101111111111范围（16进制)A9 A0第47页/共82页483.存储芯片片选端的译码存储系统常需利用多个存储芯片扩充容量，扩充主存储器地址范围，称为“地址扩充”或“字扩充”进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址进行“地址扩充”后，要进行两种寻址：一种是寻址特定的存储芯片（组），即片选寻址一种是寻址芯片（组）内特定的存储单元，即片内寻址 片选寻址片选寻址主要通过将存储芯片的片选端与系统的高位地址线相关

25、联来实现第48页/共82页49地址扩充（字扩充）片选端D7D0A19A10A9A0A9A0D7D0CE1K8（1）A9A0D7D0CE译码器000000000100000000001K8（2）第49页/共82页50A19 A18 A17 A16 A15 A14A0 全0全1D7D027256EPROMA14A0CE(1)片选端常有效n令芯片（组）的片选端常有效n不与系统的高位地址线发生联系n芯片（组）总处在被选中的状态n虽简单易行、但无法再进行地址扩充，会出现“地址重复”，浪费系统地址资源 表示任意（表示任意（0或或1均可）均可）第50页/共82页51地址重复地址重复：一个存储单元具有多个存储

26、地址原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址”例如：00000H 07FFFH选取一个可用地址的原则：高位地址全为0高位地址译码才更好第51页/共82页52译码和译码器译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器：74LS139常用的3:8译码器：74LS138常用的4:16译码器：74LS154第52页/共82页53全译码全译码：所有的系统地址线均参与对存储单元的译码寻址，包括片内译码：低位地址线对芯片内各存储单元的译码寻址片选译码：高位地

27、址线对存储芯片的译码寻址采用全译码，每个存储单元的地址都是唯一的，不存在地址重复译码电路可能比较复杂、连线也较多示例示例示例示例第53页/共82页54部分译码部分译码：只有部分高位地址线参与对存储芯片的译码，还有一些没有参与译码部分译码主要表现在片选译码上，通常让编号较低的高位地址线参与片选译码，让编号较高的高位地址线不参与片选译码每个存储单元将对应多个地址（地址重复），需要选取一个可用地址“片选端常有效”是最极端的一种部分译码可简化译码电路的设计，但系统的部分地址空间将被浪费示例示例示例示例第54页/共82页55线选译码线选译码：只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（

28、组）虽构成简单，但地址空间严重浪费，必然出现地址重复（一个存储单元对应多个存储地址）还会出现地址重叠：一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用两个芯片的地址空间是连续的，但如果将译码对象增加到3片或3片以上，则无论怎样选取，他们的可用地址空间无法连续示例示例示例示例第55页/共82页56片选端译码小结全译码：系统高位地址线全部参与片选译码，地址唯一、地址空间连续、译码电路复杂部分译码：部分系统高位地址参与片选译码，地址重复、地址空间连续、译码电路较简单线选译码：每个芯片单独接一根高位系统地址线，地址重复、地址重叠、芯片数目超过2后地址空间不连续，译码电路简单片选端常有效

29、：片选端接有效电平，地址空间连续，无需译码电路，地址资源被耗尽不能进行地址扩充第56页/共82页57片选端译码小结（2）片选端有时会加入对象选择信号，如8088最小组态下的IO/M*全译码或部分译码时可以用译码器也可以用门电路存储芯片未被选中时会关闭其输出驱动，因此片选端常有效不利于节能；对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用第57页/共82页584.存储芯片的读写控制存储芯片的读写控制以SRAM最典型。一般具有两个控制端芯片OE*与系统的读命令线相连当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线芯片WE*与系统的写命令线相连当芯片被选中、且写命令

30、有效时，允许总线数据写入存储芯片图5-33综合性示例第58页/共82页59存储芯片与CPU的配合存储芯片与CPU总线的连接，还有两个很重要的问题：CPU的总线负载能力CPU能否带动总线上包括存储器在内的连接器件？存储芯片与CPU总线时序的配合CPU能否与存储器的存取速度相配合？第59页/共82页601.总线驱动CPU的总线驱动能力有限，一般情况下需要进行总线驱动：单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动双向传送的数据总线，可以采用三态双向驱动器来加以驱动第60页/共82页612.时序配合n时序配合主要是考虑CPU提供的总线时序是否适合存储芯片的存取速度n如果

31、存储芯片速度较慢，可：q考虑更换存储芯片q总线周期中插入等待状态TW时序配合是连接中的难点第61页/共82页625.6 动态RAM的连接和使用DRAM芯片集成度高、价格低、功耗低、速度快、连接复杂需要刷新，多用于微机大系统，可用来构成微机主板上的主存和显卡显存，DRAM在小系统中很少使用以IBMPC/XT和它使用的DRAM2164（64K1位）为例，说明：1.DRAM的连接：P146图5-342.DRAM的使用CPU对DRAM的读写访问协处理器8087对DRAM的访问8237通道0控制的DRAM的刷新操作8237通道1通道3控制的DRAM与外设间的高速数据传送第62页/共82页635.7 存储

32、器技术及其发展现代通用微机中，主存主要由DRAM芯片构成，他们被组织为电路模块，以内存条的形式插入到内存总线插槽中，与系统进行连接内存总线先后有30线、72线、168线、184线和232线等几种外部形式控制DRAM的存储器控制器通常被集成到北桥芯片或CPU中第63页/共82页64内存条通常有以下几部分一块4层或6层的印刷电路板若干内存“颗粒”（即DRAM芯片）一片SPD（SerialPresenceDetect，串行在场检测）芯片，为8引脚EEPROM构成，其内部保存了该内存条厂家提供的若干参数和信息，供系统在开机时读取并据此优化内存设置164线或184线的“金手指”（ConnectionFinger）有些内存条上还有奇偶校验电路或ECC（ErrorCheckingandCorrecting，检错纠错）电路第64页/共82页65内存条的发展经历过一些主要阶段 快页模式（FastPageMode，FPM）扩充数据输出（ExtendedDataOut，EDO）同步DRAM（SynchronousDRAM，SDRAM）RambusDRAM(RDRAM)双速率SDRAM（DoubleDataRateSDRAM，DDRSDRAM）第二代双速率SDRAM（DDR2SDRAM）第65页/共82页66第66页/共82页82感谢您的观看！第82页/共82页