集成电路工艺基础及图设计.pptx

《集成电路工艺基础及图设计.pptx》由会员分享，可在线阅读，更多相关《集成电路工艺基础及图设计.pptx（106页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2.工艺类型简介按所制造器件结构的不同，可把工艺分为双极型和MOS型两种基本类型。由双极工艺制造的器件，它的导电机理是将电子和空穴这两种极性的载流子作为在有源区中运载电流的工具，这也是它被称为双极工艺的原因。MOS工艺又可分为单沟道MOS工艺和CMOS工艺。第1页/共106页根据工序的不同,可以把工艺分成三类：前工序、后工序及辅助工序。1)前工序前工序包括从晶片开始加工到中间测试之前的所有工序。前工序结束时，半导体器件的核心部分管芯就形成了。前工序中包括以下三类工艺：（1）薄膜制备工艺：包括氧化、外延、化学气相淀积、蒸发、溅射等。（2）掺杂工艺：包括离子注入和扩散。（3）图形加工技术：包括制版

2、和光刻。第2页/共106页2)后工序后工序包括从中间测试开始到器件完成的所有工序,有中间测试、划片、贴片、焊接、封装、成品测试等。3)辅助工序前、后工序的内容是IC工艺流程直接涉及到的工序，为保证整个工艺流程的进行，还需要一些辅助性的工序，这些工序有：第3页/共106页（1）超净环境的制备：IC，特别是VLSI的生产，需要超净的环境。（2）高纯水、气的制备：IC生产中所用的水必须是去离子、去中性原子团和细菌，绝缘电阻率高达15Mcm以上的电子级纯水；所使用的各种气体也必须是高纯度的。（3）材料准备：包括制备单晶、切片、磨片、抛光等工序，制成IC生产所需要的单晶圆片。第4页/共106页2.2 集

3、成电路制造工艺简介 氧化工艺1.SiO2薄膜在集成电路中的作用在集成电路的制作过程中，要对硅反复进行氧化，制备SiO2薄膜。SiO2薄膜在集成电路的制作过程中，主要有下列作用：(1)作为对杂质选择扩散的掩膜。(2)作为MOS器件的绝缘栅材料。(3)作为器件表面的保护（钝化）膜。第5页/共106页(4)作为绝缘介质和隔离介质，在如器件之间的隔离、层间隔离时使用。(5)作为集成电路中电容器元件的介质。第6页/共106页2.热氧化原理与方法生长SiO2薄膜的方法有多种，如热氧化、阳极氧化、化学气相淀积等。其中以热氧化和化学气相淀积（CVD）最为常用。热氧化生成SiO2薄膜是将硅片放入高温（10001

4、200C）的氧化炉内（如图2-1所示），然后通入氧气，在氧化环境中使硅表面发生氧化,生成SiO2薄膜。第7页/共106页图2-1 热氧化示意图 第8页/共106页根据氧化环境的不同，又可把热氧化分为干氧法和湿氧法两种。如果氧化环境是纯氧气，这种生成SiO2薄膜的方法就称为干氧法。干氧法生成SiO2薄膜的机理是：氧气与硅表面的硅原子在高温下以（2-1）式反应，生成SiO2薄膜:Si+O2=SiO2（2-1）第9页/共106页如果让氧气先通过95C的去离子水，携带一部分水汽进入氧化炉，则氧化环境就是氧气加水汽，这种生成SiO2薄膜的方法就是湿氧法。湿氧法由于氧化环境中有水汽存在，所以氧化过程不仅有

5、氧气对硅的氧化作用，还有水汽对硅的氧化作用，即Si+2H2O=SiO2+2H2（2-2）第10页/共106页干氧法生成的SiO2薄膜结构致密,排列均匀,重复性好，不仅掩蔽能力强,钝化效果好，而且在光刻时与光刻胶接触良好，不宜浮胶,这是它的长处。它的缺点是生长速度太慢，如同样在1200C高温下生成0.6m的SiO2薄膜，用湿氧法大约需要32分钟，而用干氧法则需要8小时，这在生产上就会使效率降低。第11页/共106页湿氧法虽然生成SiO2薄膜的速度快，但氧化环境中含有水汽，水汽和SiO2薄膜也能发生化学反应，生成硅烷醇（Si-OH），即SiO2+H2O2（Si-OH）（2-3）第12页/共106页

6、化学气相淀积是指使一种或数种化学气体以某种方式激活后在衬底表面发生化学反应，从而在衬底表面生成所需的固体薄膜。化学气相淀积 的 种 类 有 常 压 化 学 气 相 淀 积（APCVD）、低 压 化 学 气 相 淀 积（LPCVD）、等离子体化学气相淀积（PECVD）、光致化学气相淀积（photoCVD）等几种。用化学气相淀积法生成SiO2薄膜，主要是用硅烷（SiH4）与氧按（2-4）式反应：SiH4+2O2SiO2+2H2O（2-4）或用烷氧基硅烷分解生成SiO2薄膜。第13页/共106页掺杂工艺集成电路生产过程中要对半导体基片的一定区域掺入一定浓度的杂质元素，形成不同类型的半导体层，来制作各

7、种器件，这就是掺杂工艺。由此可见，掺杂工艺也是一种非常重要的基础工艺。掺杂工艺主要有两种：扩散工艺和离子注入工艺。1.扩散工艺物质的微粒总是时刻不停地处于运动之中，这可称之为热运动。在热运动的作用下，物质的微粒都有一种从浓度高的地方向浓度低的地方运动的趋势，这就是扩散。第14页/共106页扩散的机理有两种：替位扩散和填隙扩散。在高温的情况下，单晶固体中的晶格原子围绕其平衡位置振动，偶然也可能会获得足够的能量离开原来的位置而形成填隙原子，原来的位置就形成空位,而邻近的杂质原子向空位迁移，这就是杂质的替位扩散方式。杂质原子也可能以填隙原子的形式从一处移到另一处而并不占据晶格位置，这种方式称为杂质的

8、填隙扩散。第15页/共106页1)扩散方程一维情况下，杂质扩散由（2-5）式描述:（2-5）第16页/共106页式中:J单位面积杂质的传输速率（杂质流密度），单位为个粒子/cm2sN(x,t)杂质的浓度,单位为个粒子/cm3;D扩散系数，单位为cm2/s;x杂质运动方向的坐标;t扩散时间。第17页/共106页根据质量守衡定律，杂质浓度随时间的变化要与扩散通量随位置的变化相等，即（2-6）将（2-5）式带入（2-6）式即得（2-7）第18页/共106页2)两种表面源的扩散分布对于不同的初始条件，扩散方程的解是不同的。下面给出两种简单的初始条件下扩散方程的解，以便了解扩散的基本规律。第19页/共1

9、06页(1)恒定表面源扩散。恒定表面源扩散是指在扩散的过程中，硅片表面的扩散源的浓度（NS）始终保持不变，即在x=0处始终有N(0,t)=NS，这称为扩散方程的边界条件；同时，在扩散开始的时候（t=0），硅片内没有杂质，即N(x,0)=0，这称为扩散方程的初始条件。这样来求解扩散方程（2-7），就可得到满足扩散方程边界条件和初始条件的扩散方程的解，即杂质在硅片内的浓度与扩散时间和位置的关系：（2-8）第20页/共106页图2-2是根据（2-8）式得到的在三个不同的扩散时间处硅片内杂质浓度的分布曲线。由图可以看出：随着扩散时间的增加，杂质进入硅片内部的深度和浓度都在增加，而硅片表面处杂质的浓度不

10、变。第21页/共106页图2-2 恒定表面源扩散 第22页/共106页(2)有限表面源的扩散分布。扩散的杂质源在扩散开始前已积累在硅片表面一薄层内（x），且杂质总量Q一定，扩散过程中不再有外来杂质补充，即在硅片表面（x=0）杂质流密度。也就是说，对于有限表面源扩散，有如下的边界条件和初始条件：边界条件 初始条件 第23页/共106页通过一定的运算，可求得满足上述边界条件和初始条件的扩散方程（2-7）的解为（2-9）第24页/共106页 图2-3 有限表面源扩散 第25页/共106页3)常用扩散方法(1)液态源扩散。使保护气体（如氮气、氩气）通过含有杂质元素的液态源，携带杂质蒸气进入高温扩散炉内

11、的石英管中，杂质蒸气经高温热分解并与硅片表面的硅原子反应，生成杂质原子，然后以杂质原子的形式向硅片内扩散。液态源扩散具有设备简单、操作方便、重复性好等优点，是生产中常采用的一种扩散方式。第26页/共106页(2)片状源扩散。将含有杂质元素的固态扩散源作成片状，并将它与硅片间隔放置在扩散炉内进行扩散。生产中掺硼扩散时常采用的氮化硼（NB）扩散就属于片状源扩散，如图2-4所示。第27页/共106页图2-4 氮化硼扩散示意图第28页/共106页(3)固固扩散。在硅片表面先生成一层含有一定量杂质的薄膜，然后在高温下使这些杂质向硅片内扩散。磷、硼、砷等杂质都可通过这种方式扩散。掺杂的薄膜可以是掺杂的氧化

12、物、多晶硅、氮化物等，其中以掺杂氧化物最为常用。(4)涂层扩散。将杂质掺到化合物溶液中，并将这种含有杂质的化合物溶液涂布在硅片表面，在保护环境下进行高温扩散。SiO2乳胶是一种常用于涂层扩散的化合物。第29页/共106页2.离子注入技术将杂质元素的原子离子化，使其成为带电的杂质离子，然后用电场加速这些杂质离子,使其具有很高的能量（一般为几万到几十万电子伏特），并用这些杂质离子直接轰击半导体基片。理论分析表明,硅片中注入的杂质离子的分布近似为对称高斯分布（见图2-5），杂质浓度最大的地方离硅片表面有一定距离。第30页/共106页图2-5 离子注入的分布 第31页/共106页光刻工艺光刻工艺是指借

13、助于掩膜版，并利用光敏的抗蚀涂层发生的光化学反应，结合刻蚀方法在各种薄膜（如SiO2薄膜、多晶硅薄膜和各种金属膜）上刻蚀出各种所需要的图形，实现掩膜版图形到硅片表面各种薄膜上图形的转移。下面以采用负胶光刻SiO2薄膜为例对光刻过程作一个简要介绍，如图2-6所示，光刻一般包括以下7个步骤。第32页/共106页 图2-6 光刻工艺步骤(负胶)(a)涂胶；(b)前烘；(c)曝光；(d)显影；(e)坚膜；(f)腐蚀；(g)去胶第33页/共106页(1)涂胶：就是在硅片表面的SiO2薄膜上均匀地涂上一层厚度适当的光刻胶，使光刻胶与SiO2薄膜粘附良好。(2)前烘：为了使胶膜里的溶剂充分挥发,使胶膜干燥，

14、以增加胶膜与SiO2膜的粘附性和胶膜的耐磨性，涂胶后要对其进行前烘。前烘常用的方法有两种：一种是在80C恒温干燥箱中烘1015分钟，另一种是用红外灯烘焙。第34页/共106页(3)曝光：将光刻版覆盖在涂好光刻胶的硅片上，用紫外光进行选择性照射，使受光照部分的光刻胶发生化学反应。(4)显影:经过紫外光照射后的光刻胶部分，由于发生了化学反应而改变了它在显影液里的溶解度，因此将曝光后的硅片放入显影液中就可显示出需要的图形。对于负胶来说，未受紫外光照射的部分将被显影液洗掉。第35页/共106页(5)坚膜:显影以后，光刻胶膜可能会因含有残留的溶剂而被泡软、膨胀，所以要对其进行坚膜。(6)腐蚀：用适当的腐

15、蚀液将没有被光刻胶覆盖而暴露在外面的SiO2薄膜腐蚀掉，光刻胶及其覆盖的SiO2薄膜部分则被完好地保存下来。腐蚀有干法腐蚀和湿法腐蚀两种。(7)去胶：腐蚀完后，将留在SiO2薄膜上的胶膜去掉。去胶也有干法去胶和湿法去胶两种。第36页/共106页2.3 版图设计技术硅栅MOS工艺简介硅除了以单晶的形式存在外，还以多晶的形式存在，称为多晶硅(见图2-7)。多晶硅从小的局部区域去看，原子结构排列整齐;但从整体上看却并不整齐。第37页/共106页图2-7 多晶硅 第38页/共106页图2-8是硅栅NMOS管的剖面结构，多晶硅栅极的下面是很薄的一层SiO2，称为栅氧，两边较厚的SiO2层称为场氧化层，主

16、要起隔离作用。下面就以硅栅NMOS为例，简要介绍硅栅MOS管制造的基本工序（参照图2-9）。第39页/共106页图2-8 硅栅NMOS管剖面图 第40页/共106页 图2-9 硅栅MOS管的制造工序 (a)场氧化、光刻有源区；第41页/共106页 图2-9 硅栅MOS管的制造工序 (a)场氧化、光刻有源区；(b)栅氧化；(c)淀积多晶硅、刻多晶硅；(d)N+注入；(e)淀积SiO2,刻接触孔；(f)蒸铝、刻铝电极和互连第42页/共106页 图2-9 硅栅MOS管的制造工序 (a)场氧化、光刻有源区；(b)栅氧化；(c)淀积多晶硅、刻多晶硅；(d)N+注入；(e)淀积SiO2,刻接触孔；(f)蒸

17、铝、刻铝电极和互连第43页/共106页（）对P型硅片进行氧化，生成较薄的一层Si3N4，然后进行光刻（光刻步骤参见节），刻出有源区后进行场氧化。（2）进行氧化（栅氧化），在暴露的硅表面生成一层严格控制的薄SiO2层。（3）淀积多晶硅，刻蚀多晶硅以形成栅极及互连线图形。第44页/共106页（4）将磷或砷离子注入，多晶硅成为离子注入的掩膜（自对准），形成了MOS管的源区和漏区；同时多晶硅也被掺杂，减小了多晶硅的电阻率。（5）淀积SiO2，将整个结构用SiO2覆盖起来，刻出与源区和漏区相连的接触孔。（6）把铝或其它金属蒸上去，刻出电极及互连线。第45页/共106页阱CMOS工艺简介P阱CMOS工艺通

18、常是在中度掺杂的N型硅衬底上首先作出P阱，在P阱中做N管，在N型衬底上做P管，工艺过程的主要步骤及所用的掩膜版如图2-10所示。第46页/共106页图2-10 CMOS工艺流程 第47页/共106页图2-10 CMOS工艺流程 第48页/共106页图2-10中，右边一列画出的是左边各主要步骤用到的掩膜版图的俯视图，左边画出的是各步骤器件的剖面图，剖面图的上面还画出了掩膜版的侧视图，掩膜版侧视图空心的地方表示对应于下面器件剖面图该处是透光的（空的）。图2-10实际上是一个反向器电路（图2-11）的制作过程。第49页/共106页图2-11 反向器 第50页/共106页掩膜版1：用来规定P阱的形状、

19、大小及位置。掩膜版2：用于确定薄氧化层。掩膜版3：用来刻蚀多晶硅，形成多晶硅栅极及多晶硅互连线。掩膜版4：确定需要进行离子注入形成P+的区域。第51页/共106页掩膜版5：用来确定需要进行掺杂的N+区域，由图2-10（e）可看出它实际上是P+掩膜版的负版，即凡不是P+的区域都进行N+掺杂，包括NMOS管的栅区、源区和漏区（实际上还应包括N型衬底的欧姆接触，但图中并未画出）。掺杂之后在硅片表面覆盖一层SiO2。掩膜版6：确定接触孔，将这些位置处的SiO2刻蚀掉。掩膜版7：用于刻蚀金属电极和金属连线。第52页/共106页图2-12（a）是反向器的版图，图2-12（b）是反向器的剖面图。需要说明的是

20、：为了防止闩锁效应的发生，P阱必须接地，衬底要接到UDD，这只需在上面掩膜版4、掩膜版5、掩膜版6中将括号内说明的未画出的部分添加上去就可以了。最后得到的结果是，N型衬底通过一个N+区和接触孔内的金属与UDD相连；P阱通过一个P+区和接触孔内的金属与USS相连。第53页/共106页图2-12 反向器版图及结构剖面图 (a)版图；(b)结构剖面图第54页/共106页图2-12 反向器版图及结构剖面图 (a)版图；(b)结构剖面图第55页/共106页双阱工艺及SOICOMS工艺简介双阱工艺通常是在N+或P+衬底上外延生长一层厚度及掺杂浓度可精确控制的高纯度硅层（外延层），在外延层中做双阱（N阱和P

21、阱），N阱中做P管，P阱中做N管。双阱工艺的工艺流程除了阱的形成这一步要做双阱以外，其余步骤与P阱工艺类似。双阱工艺便于对N管和P管的参数（开启电压、衬偏调制效应及增益等）分别进行优化，可获得更好的性能并防止闩锁效应的发生。图2-13给出了 P阱工艺、N阱工艺、SOICOMS工艺对比示意图。第56页/共106页 图2-13 工艺比较示意图 (a)P阱工艺；(b)N阱工艺；(c)SOI CMOS工艺第57页/共106页 图2-13 工艺比较示意图 (a)P阱工艺；(b)N阱工艺；(c)SOI CMOS工艺第58页/共106页绝缘体上硅（SOI）的基本思想是在绝缘衬底上的薄硅膜中做半导体器件。例如

22、在蓝宝石上外延硅（SOS），在薄的硅层上用不同的掺杂方法分别形成N型器件和P型器件（见图2-13（c）。SOI有许多优点：寄生电容小，速度更快；不存在阱，集成度更高；由于是绝缘衬底，因而无闩锁效应，无衬偏调制效应，不存在场反型问题；抗辐照能力强；可实现三维集成电路；制造工序简单。SOI被誉为是21世纪的集成电路技术。第59页/共106页版图设计规则1.设计规则的作用集成电路的设计工程师可能并不十分了解各集成电路生产加工企业生产线的工艺水平，那么如何保证他所设计的集成电路的版图能够在生产线上加工出来并有一定的合格率呢？这就要靠设计规则。第60页/共106页2.设计规则描述描述设计规则通常有两种方

23、式：微米设计规则和设计规则。微米设计规则以微米为单位直接描述版图的最小允许尺寸;由C.Mead和L.Conway提出的设计规则则以为基准，最小允许尺寸均表示为的整数倍。近似等于将图形移到硅表面上可能出现的最大偏差。如限制最小线宽为2，窄了线条就可能断开。可以随着工艺的改进而线性缩小，这就使设计变得更加灵活。第61页/共106页版图各图层通常以CIF（CaltechIntermediateFormat）码表示，或者以GDS码表示。GDS码是一种二进制码，它用0255（通常是63）之间的数表示工艺图层。表2-1是典型的CMOS工艺各层表示方法。第62页/共106页表 2-1 典型CMOS工艺层图

24、第63页/共106页通常CIF码的第一个字母表示工艺类别，如C代表CMOS工艺，N代表NMOS工艺，S代表SOI工艺;第二个字母代表某一层。表2-2是MOSIS以为基准的可升级的CMOS工艺设计规则（SCMOS设计规则），取不同的值可适应MOSIS几条（0.352m）不同的工艺线。第64页/共106页表2-2 SCMOS设计规则第65页/共106页第66页/共106页第67页/共106页图2-14是SCMOS设计规则的图解。需要说明的是,表2-2的规则4中，将N+与P+反过来一样成立；另外还有钝化规则没有讲，这部分规则是用微米表示的，它不能随的变动而升级。规则5b是规则5的替代，规则5要求多晶

25、硅对接触孔要有1.5的覆盖，当这个要求不能满足时可用规则5b。同样，规则6b是规则6的替代。第68页/共106页图2-14 SCMOS设计规则图示第69页/共106页2.4 电参数设计规则 电阻值的估算1.薄层电阻考虑最简单的情形，一块薄的矩形均匀导电材料（如图2-15所示）的电阻为（2-10）第70页/共106页图2-15 矩形薄层电阻第71页/共106页式中：导电材料的电阻率；W矩形薄层电阻宽度;L矩形薄层电阻长度；t矩形薄层电阻厚度。方块电阻（2-11）（2-12）则 第72页/共106页表2-3 常用材料的方块电阻 第73页/共106页2.非矩形电阻的计算版图设计中往往会遇到许多非矩形

26、形状的电阻，如果是标准图形（平行四边形、直角梯形、等腰梯形），也有相应的公式可计算它的相对电阻（见图2-16）。图2-17所示形状的相对电阻可用表2-4进行估算。第74页/共106页图2-16 标准图形电阻值(虚线为电流的出入口)(a)长方形；(b)平行四边形；(c)直角梯形；(d)等腰梯形第75页/共106页图2-17 非标准图形电阻值估算(虚线为电流的出入口)第76页/共106页表2-4 非标准图形电阻估算取值表第77页/共106页3.沟道电阻MOS管的伏安特性通常是非线性的，为了估算它的性能，用“沟道电阻”来近似它的行为，这有时是非常有效的。在线性区沟道电阻可表示为:（2-13）（2-1

27、4）式中：UGS栅源电压；UT阈值电压；C0栅电容。第78页/共106页电容集成电路器件结构中，将导电层以绝缘介质隔离就形成了电容。MOS集成电路中的寄生电容主要包括MOS管的寄生电容以及由金属、多晶硅和扩散区连线形成的连线电容。寄生电容及与其相连的等效电阻的共同作用决定了MOS电路系统的动态响应（开关速度），一个接有负载的MOS逻辑门输出端的总的负载电容包括下面几部分：第79页/共106页(1)栅极电容：与该逻辑门输出端相连各管的输入电容。(2)扩散区电容：与该逻辑门输出端相连的漏区电容。(3)布线电容：该逻辑门输出端连到其它各门的连线形成的电容。因此，对电路设计人员来说,了解寄生电容的来源

28、、特性及其变化规律是很有必要的。第80页/共106页1.MOS电容特性MOS电容的特性与栅极上所加的电压紧密相关，这是因为半导体的表面状态随栅极电压的变化可处于积累层、耗尽层、反型层三种状态。第81页/共106页1)积累层对P型衬底材料上的N型MOS器件，当UG0时，栅极上的负电荷吸引衬底中的空穴趋向硅的表面，形成积累层。这时，MOS器件的结构就像平行平板电容器，栅极和高浓度空穴积累层分别是平板电容器的两个极板（见图2-18（a）。由于积累层本身是和衬底相连的，所以栅电容可近似为（2-15）第82页/共106页式中:0真空介电常数；oxSiO2的相对介电常数，其值是3.9；toxSiO2层的厚

29、度;A栅极的面积。第83页/共106页 图2-18 MOS电容特性 (a)积累层；(b)耗尽层；(c)反型层；(d)电容特性第84页/共106页2)耗尽层当0UGUT，这时P型衬底中的电子（少数载流子）被吸引到表面，形成反型层，实际上就是N型导电沟道（见图2-18（c）。由于在栅极下面形成了一个导电能力很强的反型层，在低频时，栅极电容又变为C0。但是，反型层中的载流子（电子）不能跟随栅电压的高频变化，因此，高频时的栅极电容仍然是最大耗尽状态下的栅极电容（见图2-18（d），即 CGB=C0（频率低于100Hz）第87页/共106页2.MOS器件的电容 上面仅仅讨论了MOS器件中栅极对衬底的电容

30、，MOS器件中完整的寄生电容如图2-19（a）所示。第88页/共106页 图2-19 MOS器件电容 (a)寄生电容示意图；(b)寄生电容电路符号示意图第89页/共106页这里假定栅极对源区和漏区没有交迭，这符合硅栅自对准工艺的情况。图2-19中的电容分别是：CGS、CGD栅极对沟道的集总电容，分别集中在沟道的源区端和漏区端；CSB、CDB分别为源区和漏区对衬底的电容；CGB栅极对衬底的电容。图2-19（b）是用寄生电容的电路符号绘制的MOS器件电容模型示意图，由图可见,MOS器件栅极电容由三部分组成：CG=CGS+CGD+CGB（2-18）第90页/共106页MOS管的栅极电容在三个工作区的

31、特性是不一样的，下面分别说明。(1)截止区（UGSUDS）。在线性区耗尽层深度基本不变，所以CGB为常数。但此时导电沟道已经形成，CGS和CGD就必须加以考虑，这两个电容与栅极电压的大小有关，其值可用下式估算：（2-19）第92页/共106页(3)饱和区（UGS-UTUDS）。此时沟道是一强反型层，靠近漏区的一端被夹断，因此CGD=0，而CGS增加为（2-20）在以上三个工作区内，栅极电容的计算公式列于表2-5。第93页/共106页表 2-5 MOS栅极电容近似值（表中=0ox）第94页/共106页图2-20 总的栅极电容与UGS的关系 第95页/共106页MOS管总的栅极电容的某些成分和栅极

32、电压有紧密联系，但总的栅极电容只有在开启电压附近随UGS变化较大（图2-20），其它区域均近似等于栅氧化层电容C0。对于数字电路中的开关式器件，UGS可以很快通过该区域，因此，通常可以认为（2-21）第96页/共106页3.扩散区电容 MOS管的源区和漏区都是由浅的N+扩散区或P+扩散区构成的，扩散区也用作互连线。这些扩散区对衬底（或阱）就有寄生电容存在，寄生电容的大小与将扩散区和衬底（或阱）隔开的耗尽层的有效面积成正比，与扩散区和衬底（或阱）之间的电压有关。由于扩散区总是有一定深度的，扩散区对衬底（或阱）的结面积就包括底部面积和周围的侧壁面积两部分（如图2-21所示）。第97页/共106页扩

33、散区的厚度往往可以看成一个常数，这样侧壁面积就和侧壁周长成正比。因此,总的扩散电容可表示为Cd=Cja(ab)+Cjp(2a+2b)（2-22）式中：Cja扩散区底部每平方微米的扩散电容；Cjp扩散区侧壁每微米周长的扩散电容；a,b扩散区的长和宽。第98页/共106页 图 2-21 扩散电容 (a)扩散电容基本结构；(b)扩散电容模型第99页/共106页随着工艺的改进，在扩散区面积逐渐减小的情况下，侧壁电容就变得非常重要了。典型N阱1m工艺扩散电容值列于表2-6中。第100页/共106页表2-6 典型N阱1 m工艺扩散电容值(单位：pF/m2)第101页/共106页由于耗尽层的厚度和结两边的电

34、压Uj有关，所以Cja和Cjp都是结电压Uj的函数，即（2-23）式中：Cj0Uj=0时的结电容;B结的内建电势（约为0.6 V）;m梯度因子，它与结附近的杂质分布有关（约为0.30.5）。第102页/共106页4.布线电容金属、多晶硅、扩散区常被用作互连线，它们相互之间以及它们与衬底之间都会形成电容。采用简单的平行板电容器模型可粗略估计这些电容值的大小为（2-2）式中:介质的绝对介电常数；t介质的厚度;A互连线的面积。第103页/共106页平行板电容模型忽略了由边缘电场引起的边缘效应。互连线对衬底及互连线之间都有边缘效应（见图2-22），这样就使按（2-22）式估算的电容比实际值要小。随着连线的宽度和高度按比例缩小，边缘效应的影响就更加显著。要进一步提高估算精度，就要采用其它更为复杂的模型。第104页/共106页图 2-22 平行板电容及边缘效应第105页/共106页感谢您的观看。第106页/共106页