EDA技术与VHDL DSP Builder设计深入.pptx

《EDA技术与VHDL DSP Builder设计深入.pptx》由会员分享，可在线阅读，更多相关《EDA技术与VHDL DSP Builder设计深入.pptx（75页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.1 FIR10.1.1 FIR滤波器原理滤波器原理 10-110-2 10-3 10-4 第1页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.1 FIR10.1.1 FIR滤波器原理滤波器原理 图10-1 3阶FIR滤波器结构第2页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.2 10.1.2 使用使用DSP BuilderDSP Builder设计设计FIRFIR滤波器滤波器 13阶常数系数FIR滤波器设计 10-5 第3页/共75页10.1.2 1

2、0.1.2 使用使用DSP BuilderDSP Builder设计设计FIRFIR滤波器滤波器 13阶常数系数FIR滤波器设计 图10-1 3阶FIR滤波器结构第4页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.2 10.1.2 使用使用DSP BuilderDSP Builder设计设计FIRFIR滤波器滤波器 13阶常数系数FIR滤波器设计 Chirp Signal模块：（Chirp Signal）库：Simulink中Sources库参数“Initial Frequency（Hz）”设为“0.1”参数“Target time”设为“10”参数“Fre

3、quency at target time（Hz）”设为“1”参数“Interpret vectors parameters as 1-D”选中Gain模块：（Gain）库：Simulink中Math Operations库参数“Gain”设为“127”参数“Multiplication”设为“Element wise(K.*u)”Scope模块：（Scope）库：simulink中sinks库参数“Number of Axes”为“2”第5页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.2 10.1.2 使用使用DSP BuilderDSP Builder

4、设计设计FIRFIR滤波器滤波器 13阶常数系数FIR滤波器设计 图10-3 FIR滤波器仿真结果 第6页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 2、4阶FIR滤波器节设计图10-4 直接I型FIR滤波器结构 第7页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 2、4阶FIR滤波器节设计图10-5 直接I型4阶FIR滤波器节10-6 第8页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 2、4阶FIR滤波器节设计图10-6 直接I型4阶FIR滤波器节 第9页/共75页10.1 FIR10.1 FIR数字滤波器设计

5、数字滤波器设计 2、4阶FIR滤波器节设计Xin、hn0、hn1、hn2、hn3模块：（Altbus）库：Altera DSP Builder中IO&Bus库参数“Bus Type”设为“signed Integer”参数“Node Type”设为“Input port”参数“number of bits”设为“9”yn模块：（Altbus）库：Altera DSP Builder中IO&Bus库参数“Bus Type”设为“signed Integer”参数“Node Type”设为“Output port”参数“number of bits”设为“20”第10页/共75页10.1 FIR1

6、0.1 FIR数字滤波器设计数字滤波器设计 2、4阶FIR滤波器节设计xn4模块：（Altbus）库：Altera DSP Builder中IO&Bus库参数“Bus Type”设为“signed Integer”参数“Node Type”设为“Output port”参数“number of bits”设为“9”Parallel Adder Subtractor模块：（Parallel Adder Subtractor）库：Altera DSP Builder中Arithmetic库参数“Add(+)Sub(-)”设为“+”使用“Pipeline”参数“Clock Phaese Select

7、ioon”设为“1 第11页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 2、4阶FIR滤波器节设计Delay、Delay1、Delay2、Delay3模块：（Delay）库：Altera DSP Builder中Storage库参数“Depth”设为“1”参数“Clock Phase Selection”设为“1”Product模块：（Product）库：Altera DSP Builder中Arithemtic库参数“Pipeline”设为“2”参数“Clock Phase Selection”设为“1”不选择“Use LPM”第12页/共75页10.1 FIR1

8、0.1 FIR数字滤波器设计数字滤波器设计 3、16阶FIR滤波器模型设计 图10-7 fir4tap子系统 第13页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 3、16阶FIR滤波器模型设计 图10-8 fir4tap子系统内部原理图 第14页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 3、16阶FIR滤波器模型设计 图10-9 16阶直接I型FIR滤波器模型 第15页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 3、16阶FIR滤波器模型设计 xin模块：（Altbus）库：Altera DSP Builde

9、r中IO&Bus库参数“Bus Type”设为“signed Integer”参数“Node Type”设为“Input port”参数“number of bits”设为“9”yout模块：（Altbus）库：Altera DSP Builder中IO&Bus库参数“Bus Type”设为“signed Integer”参数“Node Type”设为“Output port”参数“number of bits”设为“20”第16页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 3、16阶FIR滤波器模型设计 x16模块：（Altbus）库：Altera DSP Bui

10、lder中IO&Bus库参数“Bus Type”设为“signed Integer”参数“Node Type”设为“Output port”参数“number of bits”设为“9”Parallel Adder Subtractor模块：（Parallel Adder Subtractor）库：Altera DSP Builder中Arithmetic库参数“Add(+)Sub(-)”设为“+”使用“Pipeline”参数“Clock Phaese Selectioon”设为“1”h0、h1、h2、h3、h4、h5、h6、h7、h8、h9、h10、h11、h12、h13、h14、h15模块

11、：（Delay）库：Altera DSP Builder中IO&Bus库参数“Bus Type”设为“Signed Integer”参数“number of bits”设为“9”第17页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 1、打开Matlab的FDATool 图10-10 打开FDATool 第18页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 1

12、、打开Matlab的FDATool 图10-11 FDATool界面 第19页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 2、选择Design Filter 滤波器转换（TransForm Filer）设置量化参数（Set Quantization Parameters）实现模型（Realize Model）导入滤波器（Import Filter）设计滤波器（Design Filter）第20页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1

13、.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 2、选择Design Filter10-7 10-8第21页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 3、滤波器分析 图10-12 FIR滤波器的幅频响应 第22页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 3、滤波器分析 图10-13 FIR滤波器的相频响应第23页

14、/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 3、滤波器分析 图10-14 幅频响应与相频响应比较 第24页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 3、滤波器分析 图10-15 FIR滤波器的群延时 第25页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工

15、具的滤波器设计工具 3、滤波器分析 图10-16 FIR滤波器的冲激响应 第26页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 3、滤波器分析 图10-17 FIR滤波器的阶跃响应 第27页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 3、滤波器分析 图10-18 FIR滤波器的零极点 第28页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波

16、器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 3、滤波器分析 图10-19 FIR滤波器系数 第29页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 4、量化 图10-20 量化参数设置 第30页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 4、量化 图10-21 量化优化设置 第31页/共75页10.1

17、 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 4、量化 图10-22 量化后系数 第32页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 4、量化 图10-23 量化后幅频、相频响应 第33页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 4、量化 图10-24

18、 量化后噪声分析 第34页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 5、导出滤波器系数 图10-25 导出系数对话框 第35页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用使用MatlabMatlab的滤波器设计工具的滤波器设计工具 6、修改FIR滤波器模型添加参数 图10-26 16阶低通FIR滤波器 第36页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.3 10.1.3 使用

19、使用MatlabMatlab的滤波器设计工具的滤波器设计工具 7、导出滤波器系数的另一种方法 把FIR滤波器模型中的h1h16模块的参数“Constant Value（常数值）”设置为：Num(n)*(28)其中Num同上文所述，是FDATool的系数导出，n用具体的数字来代替，如h1模块用Num(1)*(28)，h2模块用 Num(2)*(28)。最后利用SingalCompiler，选定器件系列，把模型转成VHDL文件，用QuartusII进行综合/适配，锁定管脚和下载至FPGA中，就可以完成硬件实现了。第37页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.

20、1.4 10.1.4 使用使用FIR IP CoreFIR IP Core设计设计FIRFIR滤波器滤波器 图10-27 IP Core模块库 第38页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.4 10.1.4 使用使用FIR IP CoreFIR IP Core设计设计FIRFIR滤波器滤波器 1、FIR滤波器核的使用 2、配置FIR滤波器器核 图10-28 设置FIR Core参数 第39页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.4 10.1.4 使用使用FIR IP CoreFIR IP Core设计设计F

21、IRFIR滤波器滤波器 图10-29 确定FIR滤波器系数第40页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.4 10.1.4 使用使用FIR IP CoreFIR IP Core设计设计FIRFIR滤波器滤波器 图10-30 确定FIR工作方式第41页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.4 10.1.4 使用使用FIR IP CoreFIR IP Core设计设计FIRFIR滤波器滤波器 图10-31 FIR设定信息窗 第42页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.

22、4 10.1.4 使用使用FIR IP CoreFIR IP Core设计设计FIRFIR滤波器滤波器 图10-32 FIR滤波器核的测试电路模型第43页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.4 10.1.4 使用使用FIR IP CoreFIR IP Core设计设计FIRFIR滤波器滤波器 图10-33 Scope2显示波形 第44页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.4 10.1.4 使用使用FIR IP CoreFIR IP Core设计设计FIRFIR滤波器滤波器 图10-34 Scope1显示

23、波形 第45页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.4 10.1.4 使用使用FIR IP CoreFIR IP Core设计设计FIRFIR滤波器滤波器 图10-35 P2频谱仪显示波形 第46页/共75页10.1 FIR10.1 FIR数字滤波器设计数字滤波器设计 10.1.4 10.1.4 使用使用FIR IP CoreFIR IP Core设计设计FIRFIR滤波器滤波器 图10-36 P1频谱仪显示波形 第47页/共75页10.2 VHDL10.2 VHDL模块插入仿真与设计模块插入仿真与设计 1完成VHDL设计【例10-1】library

24、 ieee;use ieee.std_logic_1164.all;use ieee.std_logic_signed.all;Entity fir_vhdl is Port(clock:in std_logic;sclr:in std_logic:=0;data_in :in std_logic_vector(15 downto 0);data_out:out std_logic_vector(32 downto 0);end fir_vhdl;第48页/共75页10.2 VHDL10.2 VHDL模块插入仿真与设计模块插入仿真与设计 1完成VHDL设计【例10-2】LIBRARY ieee

25、;USE ieee.std_logic_1164.all;LIBRARY lpm;USE lpm.lpm_components.all;ENTITY final_add ISPORT(data,datab:IN STD_LOGIC_VECTOR(32 DOWNTO 0);Clock,aclr:IN STD_LOGIC;Result:OUT STD_LOGIC_VECTOR(32 DOWNTO 0);END final_add;第49页/共75页10.2 VHDL10.2 VHDL模块插入仿真与设计模块插入仿真与设计 1完成VHDL设计【例10-3】LIBRARY ieee;USE ieee.s

26、td_logic_1164.all;LIBRARY altera_mf;USE altera_mf.altera_mf_components.all;ENTITY four_mult_add ISPORT(clock0 :IN STD_LOGIC :=1;dataa_0:IN STD_LOGIC_VECTOR(15 DOWNTO 0):=(OTHERS=0);aclr3 :IN STD_LOGIC :=0;datab_0:IN STD_LOGIC_VECTOR(13 DOWNTO 0):=(OTHERS=0);datab_1:IN STD_LOGIC_VECTOR(13 DOWNTO 0):=

27、(OTHERS=0);datab_2:IN STD_LOGIC_VECTOR(13 DOWNTO 0):=(OTHERS=0);atab_3:IN STD_LOGIC_VECTOR(13 DOWNTO 0):=(OTHERS=0);shiftouta:OUT STD_LOGIC_VECTOR(15 DOWNTO 0);result:OUT STD_LOGIC_VECTOR(31 DOWNTO 0);END four_mult_add;第50页/共75页10.2 VHDL10.2 VHDL模块插入仿真与设计模块插入仿真与设计 2调入HDL Import模块 图10-37 在一个Simulink空

28、模型中调入一个HDLImport模块 第51页/共75页10.2 VHDL10.2 VHDL模块插入仿真与设计模块插入仿真与设计 3加入VHDL设计文件图10-38 浏览到3个VHDL文件 第52页/共75页10.2 VHDL10.2 VHDL模块插入仿真与设计模块插入仿真与设计 3加入VHDL设计文件图10-39 加入3个FIR设计文件第53页/共75页10.2 VHDL10.2 VHDL模块插入仿真与设计模块插入仿真与设计 4仿真图10-40 构成一个完整设计第54页/共75页10.2 VHDL10.2 VHDL模块插入仿真与设计模块插入仿真与设计 4仿真图10-41 图10-40模型的仿

29、真波形 第55页/共75页10.3 10.3 正交幅度调制与解调模型设计正交幅度调制与解调模型设计 10-910-10第56页/共75页10.3 10.3 正交幅度调制与解调模型设计正交幅度调制与解调模型设计 图10-42 正交幅度调制原理图 第57页/共75页10.3 10.3 正交幅度调制与解调模型设计正交幅度调制与解调模型设计 图10-43 正交幅度信号解调原理图第58页/共75页10.3 10.3 正交幅度调制与解调模型设计正交幅度调制与解调模型设计 10-1210-11第59页/共75页10.3 10.3 正交幅度调制与解调模型设计正交幅度调制与解调模型设计 图10-44 FIR滤波

30、器核的测试电路模型 第60页/共75页10.3 10.3 正交幅度调制与解调模型设计正交幅度调制与解调模型设计 图10-45 FIR滤波器核的测试电路模型第61页/共75页10.3 10.3 正交幅度调制与解调模型设计正交幅度调制与解调模型设计 图10-46 FIR滤波器核的测试电路模型 第62页/共75页10.3 10.3 正交幅度调制与解调模型设计正交幅度调制与解调模型设计 图10-47 FIR滤波器核的测试电路模型 第63页/共75页10.4 NCO IP10.4 NCO IP核应用核应用图10-48 FIR滤波器核的测试电路模型第64页/共75页10.5 10.5 基于基于IPIP的数

31、字编译码器设计的数字编译码器设计表10-1 以纠正个符号错误的RS码参数 10.5.1 RS10.5.1 RS码码参数名称参数名称参数值参数值单位单位码长码长符号符号信息段信息段符号符号监督段监督段符号符号最小码距最小码距符号符号符号符号比特比特第65页/共75页10.5 10.5 基于基于IPIP的数字编译码器设计的数字编译码器设计图10-49 RS Compiler与DSP Builder集成10.5.1 RS10.5.1 RS码码第66页/共75页10.5 10.5 基于基于IPIP的数字编译码器设计的数字编译码器设计图10-50 选择类型为RS编码器10.5.1 RS10.5.1 RS

32、码码第67页/共75页10.5 10.5 基于基于IPIP的数字编译码器设计的数字编译码器设计图10-51 确定参数10.5.1 RS10.5.1 RS码码第68页/共75页10.5 10.5 基于基于IPIP的数字编译码器设计的数字编译码器设计图10-52 选择类型为RS译码器10.5.1 RS10.5.1 RS码码第69页/共75页10.5 10.5 基于基于IPIP的数字编译码器设计的数字编译码器设计10.5.2 Viterbi译码 在卷积码的三种译码方式：门限译码、Viterbi译码、序列译码中，Viterbi译码的性能最好。Viterbi译码基于最大拟然译码原理，而且在译码时无须反馈

33、操作。为了简化Viterbi译码器在FPGA上的实现，Altera提供了Viterbi译码器的IP Core：Viterbi Compiler。可在DSP Builder上集成使用。第70页/共75页习习 题题 10-1 简述使用FDATool设计FIR滤波器的主要步骤。10-2 讨论在FPGA上实现FIR滤波器时的系数量化问题及结果的截断问题。10-3 FFT涉及复数运算，在实际使用过程中输入、输出往往为实数序列。对于实数序列，可以使用与FFT类似的变换，即离散余弦变换（DCT）。DCT被广泛用于图像、音频压缩等领域。在音频处理中，经常用到8点一维DCT变换。下式是MP3解码算法中的合成子带

34、滤波器组使用的修正的DCT32-64（MDCT）公式：,i=0.63因为DCT变换是周期性的，计算DCT32-32就可以得到DCT32-64的所有值。DCT32-32的公式是：,i=0.31根据快速DCT的Lee氏算法，将32点DCT进行分解，以8点DCT为基础。8点DCT的Lee氏快速DCT算法结构如图10-53所示。第71页/共75页习习 题题 图10-53 Lees 快速DCT算法第72页/共75页实实 验验 与与 设设 计计 实验实验10-110-1 FIR FIR数字滤波器设计实验数字滤波器设计实验图10-54 Shift Taps模块和Multiply Add模块应用 第73页/共75页实实 验验 与与 设设 计计 实验实验10-210-2 编译码器与调制解调模块设计实验编译码器与调制解调模块设计实验 实验实验10-310-3 HDL Import HDL Import模块应用实验模块应用实验第74页/共75页感谢您的欣赏！第75页/共75页