[精选]集成电路制造工艺课件(PPT 34页)14976.pptx
《[精选]集成电路制造工艺课件(PPT 34页)14976.pptx》由会员分享,可在线阅读,更多相关《[精选]集成电路制造工艺课件(PPT 34页)14976.pptx(35页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、 集成电路制造工艺集成电路制造工艺东华理工东华理工大学大学 彭新村彭新村13687095856第10章 工艺集成集成电路中的隔离集成电路中的隔离1CMOS集成电路的工艺集成集成电路的工艺集成234双极集成电路的工艺集成双极集成电路的工艺集成BiCMOS集成电路的工艺集成集成电路的工艺集成天津工业大学天津工业大学v工艺集成:工艺集成:运用各类工艺形成电路结构的制造过程运用各类工艺形成电路结构的制造过程vCMOS集成电路的工艺集成集成电路的工艺集成v双极型双极型集成电路的工艺集成集成电路的工艺集成vBiCMOS集成电路的工艺集成集成电路的工艺集成天津工业大学天津工业大学10.1 集成电路中的隔离v
2、 一一.MOS集成集成电路中的隔离路中的隔离v局部局部场氧化工氧化工艺(Local oxidation of silicon,LOCOS)v改改进的的LOCOS工工艺v浅槽隔离(浅槽隔离(Shallow trench isolation,STI)CMOS自隔离及寄生自隔离及寄生MOS示意图示意图天津工业大学天津工业大学LOCOS工艺流程硅片清洗硅片清洗生长缓冲生长缓冲SiO2层层LPCVD淀积淀积Si3N4涂胶涂胶天津工业大学天津工业大学LOCOS掩模板掩模板曝光曝光显影显影刻蚀刻蚀天津工业大学天津工业大学去胶去胶隔离注入隔离注入热氧化热氧化刻蚀氮化硅刻蚀氮化硅天津工业大学天津工业大学LOCO
3、S工艺的缺点1.鸟嘴的形成(鸟嘴的形成(Birds beak)v由于氧的横向扩散,硅的氧化反应是各向同性的由于氧的横向扩散,硅的氧化反应是各向同性的v氧化物在氮化硅下面的生长形成鸟嘴氧化物在氮化硅下面的生长形成鸟嘴v浪费硅片的有效面积浪费硅片的有效面积2.厚的氧化层造成表面凹凸不平,加重台阶覆盖问题厚的氧化层造成表面凹凸不平,加重台阶覆盖问题天津工业大学天津工业大学改进的LOCOS工艺v回刻的回刻的LOCOS工艺工艺v侧墙掩蔽的隔离工艺侧墙掩蔽的隔离工艺v多晶硅缓冲层的多晶硅缓冲层的LOCOS工艺(工艺(PBL)天津工业大学天津工业大学浅槽隔离(STI)STLv不会产生鸟嘴不会产生鸟嘴v更平坦
4、的表面更平坦的表面v更多的工艺步骤更多的工艺步骤LOCOSv工艺相对简单,便宜,工艺相对简单,便宜,高产率高产率v当特征尺寸当特征尺寸 0.35 um不不再适用再适用天津工业大学天津工业大学STI工艺流程掩模板掩模板光刻光刻刻蚀形成浅槽刻蚀形成浅槽天津工业大学天津工业大学STI工艺流程高压高压CVD SiO2CMP SiO2至至Si3N4层层CMP去除去除Si3N4天津工业大学天津工业大学SOI技术介质隔离v绝缘体上外延硅结合绝缘体上外延硅结合STI技术技术v横向和纵向的完全隔离横向和纵向的完全隔离v工艺较复杂工艺较复杂天津工业大学天津工业大学二.双极型电路中的隔离 pn结隔离:结隔离:(形成
5、工作区光刻出隔离区离子注入与工作(形成工作区光刻出隔离区离子注入与工作区反型的杂质形成区反型的杂质形成pn结),工艺简单结),工艺简单 缺点:隔离区较宽,降低集成度缺点:隔离区较宽,降低集成度;隔离扩散引入了大的收集区衬底和收集区基区隔离扩散引入了大的收集区衬底和收集区基区电容,不利于电路速度的提高电容,不利于电路速度的提高深槽隔离:深槽隔离:与浅槽隔离类似与浅槽隔离类似天津工业大学天津工业大学10.2 CMOS集成电路中的工艺集成MOS集成电路工艺的发展:集成电路工艺的发展:v7080年代,年代,nMOS为为IC主流技术:主流技术:多晶硅栅替代铝栅,源漏自对准结构;多晶硅栅替代铝栅,源漏自对
6、准结构;离子注入技术提高沟道和源漏区掺杂的控制能力离子注入技术提高沟道和源漏区掺杂的控制能力v80年代之后,年代之后,CMOS工艺成为工艺成为IC主流技术:主流技术:带侧墙的漏端轻掺杂结构;自对准硅化物技术;浅槽带侧墙的漏端轻掺杂结构;自对准硅化物技术;浅槽隔离技术;氮化二隔离技术;氮化二 氧化硅栅介质材料;晕环技术;双氧化硅栅介质材料;晕环技术;双掺杂多晶硅技术;化学机械抛光(掺杂多晶硅技术;化学机械抛光(CMP);大马士革镶);大马士革镶嵌工艺和铜互连技术嵌工艺和铜互连技术v今后发展趋势:今后发展趋势:超薄超薄SOI CMOS器件,纳米硅器件,双栅器件等器件,纳米硅器件,双栅器件等天津工业
7、大学天津工业大学CMOS工艺中的基本模块及对器件性能的影响CMOS IC中的中的阱阱:v单阱(单阱(Single Well)v双阱(双阱(Twin Well)v自对准双阱(自对准双阱(Self-aligned Twin Well)v阱的制备工艺:阱的制备工艺:v高能离子注入高能离子注入v高温退火杂质推进高温退火杂质推进天津工业大学天津工业大学单阱P阱阱CMOS(静态逻辑电路)(静态逻辑电路)N阱阱CMOS(动态逻辑电路)(动态逻辑电路)天津工业大学天津工业大学双阱v需要两块掩模版需要两块掩模版v更平坦的表面更平坦的表面v先进先进CMOS IC工艺中最常用的工艺中最常用的天津工业大学天津工业大学
8、自对准双阱工艺优点:优点:只需要一块掩模版,减少工艺只需要一块掩模版,减少工艺成本成本缺点:缺点:硅片表面不平坦,影响后续的硅片表面不平坦,影响后续的介质淀积介质淀积一般先离子注入形成一般先离子注入形成N N阱,因为阱,因为P P在高温下的扩散比在高温下的扩散比B B慢,避免慢,避免了氧化时杂质的扩散了氧化时杂质的扩散天津工业大学天津工业大学CMOS集成电路中的栅电极(Gate)v普通金属栅(铝栅)普通金属栅(铝栅)v多晶硅栅(双掺杂自对准多晶硅工艺)多晶硅栅(双掺杂自对准多晶硅工艺)v高高k栅介质及金属栅(钨栅及栅介质及金属栅(钨栅及Ta2O5)天津工业大学天津工业大学高k栅介质及金属栅v器
9、件尺寸缩小(器件尺寸缩小(0.1um0.1um),氧化层厚度越来越薄,需要采用),氧化层厚度越来越薄,需要采用高高k k介质代替介质代替SiOSiO2 2作为栅介质层作为栅介质层v保证储存足够的电荷来开启保证储存足够的电荷来开启MOSFETMOSFET,并有效防止隧穿及击穿,并有效防止隧穿及击穿v金属栅具有更低的电阻率,能有效地提高器件的速度金属栅具有更低的电阻率,能有效地提高器件的速度v采用高采用高k k栅介质和金属栅是未来的一个发展方向栅介质和金属栅是未来的一个发展方向天津工业大学天津工业大学CMOS集成电路中的源漏结构源漏结构及工艺的发展:源漏结构及工艺的发展:v蒸发或固相扩散蒸发或固相
10、扩散v离子注入离子注入v轻掺杂源漏结构轻掺杂源漏结构v源漏扩展结构源漏扩展结构v晕环结构晕环结构天津工业大学天津工业大学轻掺杂源漏(LDD)结构热电子效应热电子效应LDD结构结构天津工业大学天津工业大学LDD工艺流程低剂量注入形成轻掺杂层低剂量注入形成轻掺杂层淀积氮化硅层淀积氮化硅层刻蚀氮化硅层形成侧墙刻蚀氮化硅层形成侧墙天津工业大学天津工业大学高剂量,高能量离子注入形高剂量,高能量离子注入形成重掺杂层成重掺杂层退火驱进形成源漏退火驱进形成源漏天津工业大学天津工业大学晕环注入(halo implantation)v进一步降低短沟效应,降低源漏区横向扩散进一步降低短沟效应,降低源漏区横向扩散v提
11、高杂质分布梯度以降低源漏串联电阻提高杂质分布梯度以降低源漏串联电阻天津工业大学天津工业大学自对准结构和接触天津工业大学天津工业大学CMOS IC工艺流程v80年代主流工艺年代主流工艺v90年代主流工艺年代主流工艺v当前主流工艺当前主流工艺(见课件)(见课件)天津工业大学天津工业大学10.3 双极型集成电路的工艺集成平面双极集成电路工艺:平面双极集成电路工艺:v标准埋层双极晶体管标准埋层双极晶体管(SBC)v收集区扩散绝缘双极晶收集区扩散绝缘双极晶体管(体管(CDI)v三扩散层双极晶体管三扩散层双极晶体管(3D)SBC SBC 晶体管的结构晶体管的结构天津工业大学天津工业大学vSBC双极集成电路
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 精选 精选集成电路制造工艺课件PPT 34页14976 集成电路 制造 工艺 课件 PPT 34 14976
限制150内