频率合成学习.pptx

《频率合成学习.pptx》由会员分享，可在线阅读，更多相关《频率合成学习.pptx（56页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2、频率间隔（频率分辨率）指两个相邻频率（或信道）之间的最小间隔，又称为分辨率或频道步进间隔。不同用途的频率合成器，对频率间隔的要求是不相同的。3、频率转换时间（越小越好）指频率合成器从某一个频率转换到另一个频率，并达到稳定所需要的时间。与频率合成电路形式有关，约为参考信号周期的25倍，即ts=25/fr第1页/共56页 4 4、频率稳定度与准确度频率稳定度：规定时间内频率合成器输出频率偏离标称值的程度。频率准确度：实际工作频率与其标称值之间的偏差。频率合成器的频稳度取决于参考频率的频稳度。5 5、频谱纯度 指频率合成器输出信号接近正弦波的程度第2页/共56页6.2 6.2 频率合成的基本方法

2、频率合成的基本方法直接频率合成法 采用一个M和N均可改变的倍频器与分频器以及相应的混频器组成。产生频率间隔为fr/N的M个离散频率。倍频器分频器混频器+第3页/共56页锁相频率合成法（单环）当环路锁锁定时，PD的二个输入频率相等，即fd=fr 改变N值，可输出一系列频率，其最小间隔为fr显然，频率合成器的分辨率为参考频率fr第4页/共56页单环锁相频率合成器存在的问题：1、不能满足现代通信系统中高的频率分辨率与低 的转换时间的要求。2、不能满足宽的输出频率覆盖范围和高的频率分 辨率的要求。因此，单环锁相频率合成器中，提高频率分 辨率和环路性能是矛盾的。第5页/共56页直接数字频率合成器DDS

3、直接数字式频率合成器将先进的数字处理理论与方法引入频率合成的一项新技术。将正弦波的M个样品储存在高速存储器中，以查表的方式按均匀的速率将样品输入到高速 D/A转换器，变换成所设定频率的正弦波信号。第6页/共56页DDS的组成框图第7页/共56页锁相与DDS频率合成法的特点：锁相频率合成法：成本低，控制灵敏，切换方便，波段覆盖范围宽，可广泛应用。但是换频时间长，分辨率低。DDS合成法：分辨率高，控制频率切换方便，换频速度快。但是输 出频率低，输出噪声高，且依赖于高速集成电路的发展。第8页/共56页6.3 锁相环基本原理1、工作原理 锁相环PLL是一个相位反馈控制系统。它由鉴 相 器 PD(Pha

4、se Detector)、环 路 滤 波 器LF(Loop Filter)和压控振荡器VCO(Voltage Controlled Oscillator)三个基本部件组成。第9页/共56页PLL与频率反馈系统（AFC）的区别PLL利用相位误差信号控制VCO的频率，使输出信号的相位锁定或跟踪输入信号的相位变化。锁相环：锁定时，相位差尽可能小。AFC：输出信号跟踪输入信号频率变化，控制结 果使二信号之间的频率差尽可能小。因此，只要有频差，就存在无限增长的相位差，而在相位差固定时，频差则为零。显然，PLL优于AFC第10页/共56页 设输入参考信号为：输出信号为：两信号之间的瞬时相差为：输入初始相位

5、为常数，两信号之间的瞬时频差为：第11页/共56页锁定后，两信号之间的相位差为一固定的稳态值，称为剩余相差。即：剩余相差为常数是相位锁定的标志则，输出信号的频率已偏离了原来的自由振荡频率0(控制电压uc(t)=0时的频率),其偏移量为：这时输出信号的工作频率等于输入频率，为：第12页/共56页2、PLL的相位模型和环路方程鉴相器输出电压与输入相位差可以是余弦、正弦或线性的关系。PD的数学模型（正弦特性时）：第13页/共56页 正弦鉴相器的鉴相特性第14页/共56页环路滤波器：滤除PD输出误差电压Ud（t）的高 频成分和噪声，增加系统的稳定性(a)时域模型 (b)频域模型环路滤波器一般是低通电路

6、，由线性元件组成第15页/共56页压控振荡器特性：VCO是振荡频率受控制电压Uc（t）控制的振荡器。即：Ko是特性曲线斜率，表示单位控制电压可使VCO角频率变化的数值，又称为压控灵敏度或增益系数，单位为rad/Vs。由于VCO的输出对鉴相器起作用的不是瞬时角频率而是它的瞬时相位,即：第16页/共56页VCO的输出相位：可见，VCO在锁相环路中起了一次理想积分作用，也称它为环路中的固有积分环节。用微分算子表示的数学模型为：第17页/共56页环路的相位模型和方程PLL的数学模型：PLL环路方程：S +KdKoF(s)Sin =S即：瞬时角频差控制角频差输入固有角频差第18页/共56页瞬时角频差：瞬

7、时相差随时间变化率。表示VCO振荡角频率偏离输入信号角频率的数值。控制角频差：表示VCO在控制电压Uc（t）作用下，产生的振荡角频率偏离Wo的数值。输入固有角频差：输入信号相位随时间的变化率。表示输入信号角频率偏离VCO的Wo 的数值。第19页/共56页PLL相位锁定的矢量分析环路的输入及输出信号用矢量分别表示为 Uo和Ui，它们分别以 和 i速度绕O点反时针旋转。若环路闭合前，i ，则Ui比Uo旋转快存在相位差 ,且是时间的增长函数。环路闭合后，此相位差电压将对VCO的频率加以控制，使Uo的旋转速度加快，以赶上输入矢量的旋转。UiUo第20页/共56页 当二个矢量达到等速旋转时，二个频率相等

8、，则相位误差的变化必满足：d /dt=0 或 2n0 这是相位锁定的数学含义此时 为常数，一般用 或 表示称剩余相差或稳态相差。若不满足以上关系式，称环路处于失锁状态。第21页/共56页PLL的捕捉与同步（跟踪）概念锁定是在由稳态相差e()产生的直流控制电压作用下，强制使VCO的振荡角频率v相对于0偏移了0而与参考角频率r相等的结果。（1）捕捉过程设起始 tto时，是失锁的，从to时刻开始，到ta 时刻，满足工程上允许的频差或相差，就可认为锁定由to到ta的相位调节过程是环路的捕捉过程。第22页/共56页评价捕捉过程的性能指标环路的捕捉时间：Tp=ta-toTp与环路初始状态及环路自身的调节能

9、力有关捕捉带：是环路能获得锁定的最大固有（起始）频差当起始固有频差大于捕捉带时，环路不可能进入锁定。即输入频率与VCO的Wo之间相差太大，超出捕捉带范围，环路就失锁。第23页/共56页（2）同步过程设起始t K0时，无解。所以，能维持环路锁定所允 许的最大WoK0，即：WHK0，且Wo固定 时，环路增益越大，捕捉时间越短，同步带越大。第26页/共56页 理想鉴相器的输出电压与二个输入信号的相位差成正比。模拟鉴相器：输入可以是各种模拟信号，适用于模拟锁相 环。较多用于锁相解调。数字鉴相器：输入必须是数字信号，适用于数字锁相环，鉴 相灵敏度比模拟 PD高。较多用于频率合成器。（1）模拟鉴相器：由模

10、拟乘法器和低通电路构成。如图所示：鉴相器（PD）PLL各部分电路第27页/共56页 设鉴相器输入信号ui就是参考信号ur，VCO的输出信号频率为0 则：uo(t)=Uocos0t+2(t)ur(t)=Urcosrt+1(t)将uo(t)与ur(t)相乘，环路锁定（r=0）时可得：u(t)=（1/2)KUoUrcos(1(t)2(t)+cos(20t+1(t)+2(t)经低通滤波器滤除20分量，可得 ud(t)=KdF(0)cos1(t)-2(t)=KdF(0)cose(t)显然，模拟鉴相器是余弦鉴相特性（P132图6.10）第28页/共56页（2）数字鉴相器常用异或门、R-S触发器及边沿触发等

11、组成数字鉴相器。教材P133图6.11的数字鉴相器第29页/共56页环路滤波器(LF)环路滤波器是一个线性低通滤波器,用来滤除误差电压ud(t)中的高频分量和噪声，它对环路性能（捕捉范围、锁定时间等）有较大影响。环路滤波器的常用形式：1)RC积分滤波器（P135图6.16）是结构最简单的低通滤波器。2）RC比例积分滤波器（P136图6.17）与RC积分滤波器相比,它附加了一个与电容串联的电阻3）有源比例积分滤波器（P137图6.18）第30页/共56页压控振荡器(VCO)压控振荡器是一个电压-频率转换电路。（1）分立元件VCO：由变容管控制的三点式振荡器组成。变容二极管：利用二极管反向偏置时，

12、势垒电容随外加电 压变化而变化的一种器件。变容管电容Cj为：Cj0是偏置为0时的电容外加电压VD0 VB是势垒电位（一般0.5伏），n是变容指数（由工艺决定）变容管作为谐振回路电容的一部分（或全部）构成的振荡器就是VCO（P134图6.13、6.14）第31页/共56页实际变容管VCO电路变容管体积小，工作频率高，所需控制电压功率小，小频偏时非线性失真小，易获得较大的频偏。但大频偏时，非线性失真大第32页/共56页（2）集成压控振荡器常用的集成VCO有：LM566、5G8038、XR2206、MC1648等 LM566：低频压控振荡器（8脚），用于调频或FSK调制。MC1648：可方便地组成2

13、25MHz以内的压控振荡器。XR2206：可用于FSK调制。5G 8038：函数发生器，可产生正弦波和非正弦波，频率受电 压控制。集成VCO频率控制范围宽，压控线性好，但工作频率低，噪声大，在要求高的频率合成器中，大多采用分立元件VCO。第33页/共56页（3）VCO的主要性能指标：A、频率范围：VCO受控可变的最高频率fmax与最低频率 fmin之差。B、线性度：实际控制特性相对于理想线性控制的偏移。理 想的VCO特性应是线性的。C、压控灵敏度Ko：单位控制电压所产生的频率变化量。D、调制带宽：允许控制电压的最大速率。E、工作电压：VCO的控制电压和工作电压都应在系统所提 供的电源电压范围内

14、。F、噪声：影响频谱纯度。第34页/共56页6.4 锁相环典型产品CD4046（MC14046、F4046、SCL4046等）4046是低功耗CMOS多功能单片数字锁相环，低通滤波器需外接。5脚为禁止端：“1”：VCO停振“0”：PLL工作VCO频率由C1、R1、R2（可省）确定R3、C2构成低通滤波R1输入2A1PD1PD2+A2 VCO14162131910346711125815输入1C1R2R3C2解调输出第35页/共56页低频锁相环LM565（NE565等）最高频率500KHz，fo=0.3/R1C1，一般R1取4K。电源电压：6V-12VPD放大器VCO123548976VCCIN

15、+INVCO出R1VccC1VEECF解调输出基准输出第36页/共56页高频锁相环LM562（NE562、SE562等）最高频率：30MHZ，16-30V单电源供电，外接元件少562内部框图 第37页/共56页采用562和计数器构成锁相频率合成器第38页/共56页6.5 锁相频率合成器1、可变分频器 锁相频率合成法中，除锁相环外，另一个重要部件是可变分锁相频率合成法中，除锁相环外，另一个重要部件是可变分频器，又称程序分频器，它的分频比可由外接程序编码控频器，又称程序分频器，它的分频比可由外接程序编码控制，在一定的整数范围内变化。制，在一定的整数范围内变化。可变分频器可由计数器构成，如加法、减法

16、计数器。可变分频器可由计数器构成，如加法、减法计数器。常用的计数器芯片有：常用的计数器芯片有：CD4522：十进制计数器：十进制计数器CD4060：14位二进制串行计数器位二进制串行计数器74LS193：4位二进制同步加位二进制同步加/减计数器减计数器74LS390：双：双4位十进制计数器，等等位十进制计数器，等等第39页/共56页2.吞脉冲可变分频器吞脉冲可变分频器包含双模前置分频器，主、辅计数器及逻辑控制电路，可包含双模前置分频器，主、辅计数器及逻辑控制电路，可提高分频器工作速度。提高分频器工作速度。分频比分频比:N（p+1)A+p(M-A)M p+Ap/(p+1)辅助计数器A R QS主

17、计数器M 输入输出“1”(p+1)“0”(p)“1”计数“0”停止计数第40页/共56页例：设前置双模分频器的例：设前置双模分频器的p10，需分频数，需分频数N1584 请预置吞脉冲分频器中主、辅计数器值，并说请预置吞脉冲分频器中主、辅计数器值，并说 明其最小分频数是多少？明其最小分频数是多少？解：预置解：预置A4，M158，则：则：N411（1584）101584 又：又：Amax9（个位），且要求（个位），且要求 MAmax 故：故：MminAmax9，Amin0，所以：，所以：最小分频数：最小分频数：NminMmin10Amin90 吞脉冲可变分频器受最小分频比的限制吞脉冲可变分频器受最

18、小分频比的限制第41页/共56页3、upupB571B571双双模模前置分频器工作频率可达500MHz500MHz输入灵敏度为400mvp-p400mvp-p输出为1.2Vp-p1.2Vp-p 美国MotorolaMotorola公司MC120MC120系列 集成双模分频器见P143P143模式模式7脚脚8脚脚64/6500 32/3301 32/3310 16/1711Vcc(+5V)模式控制upB57112348765信号入VEE1：p 0：p1信号出第42页/共56页专用频率合成器将频率合成器的大部分电路集成在一个芯片上，分将频率合成器的大部分电路集成在一个芯片上，分为中规模和大规模频率

19、合成器。为中规模和大规模频率合成器。1、中规模频率合成器、中规模频率合成器主要产品有：主要产品有：MC145104/106/107/109/112/143等等大多含有参考振荡器或放大器、鉴相器、程序分频器，外接大多含有参考振荡器或放大器、鉴相器、程序分频器，外接环路滤波器和环路滤波器和VCO，就可组成完整的锁相频率合成器。，就可组成完整的锁相频率合成器。MC145143不含分频器，但它的参考分频器可以编程。不含分频器，但它的参考分频器可以编程。第43页/共56页2、大规模集成锁相频率合成器、大规模集成锁相频率合成器MC145146大规模集成锁相频率合成器中大多含有参考振荡器、鉴相器及可编程分频

20、器等，与外接双模分频器配合可方便采用吞脉冲技术 。主要产品有：并行码输入方式：MC145152MC145152（双模）、MC145151MC145151（单模）串行码输入方式：MC145155/175MC145155/175（单模）MC145156/158/159MC145156/158/159（双模）4 4位数据总线输入方式：MC145144/145MC145144/145（单模）MC145146-1MC145146-1（双模）MC145146MC1451461 1是一块2020脚陶瓷或塑料封装的,由四位总线输入、锁存器选通和地址线编程的大规模单片集成锁相双模频率合成器,片内框图见P145P

21、145图6.246.24第44页/共56页MC1451461方框第45页/共56页MC145146-1地址码与锁存器的选通关系 第46页/共56页采用MC1451461的UHF移动无线电话频率合成器工作频率为450MHz第47页/共56页采用MC1451461的800MHz移动无线电话频率合成器 第48页/共56页小数分频频率合成器小数分频频率合成技术可较好地解决工作频率和分辨率之间的矛盾（P148150）。多环锁相频率合成器在不降低参考频率的情况下，采用多环锁相频率合成可提高输出频率分辨率（P150151）第49页/共56页6.6 直接数字频率合成器（DDS）DDS的基本合成方式：将正弦波连

22、续信号进行相位幅值取样，得到离散的相位幅值序列，按相位取样地址固化在高速只读存储器中，输入不同相位参数就可立即得到对应的正弦波信号。高速只读存储器是DDS频率合成的核心单元。DDS基本框图（P152图6.35）常用的可编程DDS系统（P153图6.36）DDS频率合成器芯片AD9850（P153154）第50页/共56页本 章 小 结1、目前的频率合成方法主要是锁相频率合成及DDS，其主要指标是工作频率范围及分辨率。2、锁相频率合成法中重要部分是锁相环和可编程分频器。3、提高分频器的分频速度及锁相环中VCO的工作频率是提高频率合成器指标的关键。4、采用吞脉冲技术可提高分频速度，采用双模分频原理

23、可实现小数分频。5、频率合成器的主要部件都有相应的集成芯片产品。第51页/共56页课堂练习：教材P154：6.2、6.4补充题1：锁相环路采用无源比例积分滤波器,F（0）1。已知同步带fH10kHz，VCO的K010kHz/V，试求鉴相灵度。补充题2：设小数分频系数m m22.2522.25，确定其双模 电路的A A值，一个循环周期内分别要进行 几次A A及（A A1 1）？第52页/共56页补充题3：如图所示频率合成器中，参考频率fr2MHz，分 频器N1200，N220，N3200300，N450，求：输出频率范围和频率间隔。N2PLL1混频(-)N4N1PLL2N3frfo第53页/共56页补充题4：某锁相环的正弦鉴相器灵敏度 Kd2V/rad，VCO的中心频率为103KHz，灵敏度Ko104Hz/V，锁相环输入频率为 1010KHz，设F（S）1，试求：1）稳态相位误差；2）VCO的直流控制电压；3）环路的同步范围。第54页/共56页补充题5 5：某数字频率合成器如图，fifi100Hz100Hz，可变分频器的分频比为10000100002000020000，试求：该合成器的输出频率范围？合成器输出稳定频率点的数目？合成器的波道间隔（输出频率间隔）？PLLNfifo第55页/共56页感谢您的观看！第56页/共56页