常用时序逻辑电路.ppt





《常用时序逻辑电路.ppt》由会员分享,可在线阅读,更多相关《常用时序逻辑电路.ppt(21页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、常用常用时序逻辑电路时序逻辑电路 异步清零。异步清零。7416174161具有以下功能:具有以下功能:计数。计数。同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。保持。保持。01111RD清零清零0111LD预置预置 0 01 1EP ET使能使能CP时钟时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保持(保持(RCO=0)计计 数数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数7416174161的功能表的功能表常用常用
2、时序逻辑电路时序逻辑电路常用常用时序逻辑电路时序逻辑电路 完全同步完全同步4位二进制加法位二进制加法计数器计数器74LS163 同步清零。同步清零。计数。计数。同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。保持。保持。常用常用时序逻辑电路时序逻辑电路4位二进制同步可逆计数器位二进制同步可逆计数器741910111LD预置预置100EN使能使能01D/U加加/减控制减控制CP时钟时钟d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入d3 d2 d1 d0保保 持持计计 数数计计 数数Q3 Q2 Q1 Q0输输 出出工作模式工作模式异步置数异步置数数据保持数
3、据保持加法计数加法计数减法计数减法计数74191的功能表的功能表常用常用时序逻辑电路时序逻辑电路同步十进制计数器同步十进制计数器74LS160、74LS162常用常用时序逻辑电路时序逻辑电路任意进制计数器任意进制计数器 复位法复位法Simulation 例例:以以74LS163/74LS161构构成成11进进制计数器。制计数器。常用常用时序逻辑电路时序逻辑电路 置数法置数法Simulation 例:以例:以74LS163构成余构成余3十进制计数器。十进制计数器。常用常用时序逻辑电路时序逻辑电路(2)异步计数器)异步计数器 异步二进制计数器异步二进制计数器 异步十进制计数器异步十进制计数器常用常
4、用时序逻辑电路时序逻辑电路 异步二异步二-五五-十进制计数器十进制计数器74LS290 常用常用时序逻辑电路时序逻辑电路例例1:试用:试用74LS16074LS160构成六进制计数器,用清零法。构成六进制计数器,用清零法。v 状态转换表v 连线图RD=0v状态转换图(Q3Q2Q1Q0/Y)进位输出CPQ3 Q2 Q1 Q0Y00 0 0 0010 0 0 1020 0 1 0030 0 1 1040 1 0 0050 1 0 1160 1 1 00 0 0 00000000100100011010001010110011110001001/0/0/0/0/0/1&Y1Q3 Q2 Q1 Q0CC
5、PEPET74LS160RDLD D3 D2 D1 D0101010111110111111001101Y000011或者&74160用74LS160构成六进制计数器,置入0000。v 状态转换表2 2、置位法:、置位法:利用第M个状态译码,使 LD=0,等下一个CP脉冲过后,电路回到第一个循环状态。第M个状态为稳态。LD=0v状态转换图(Q3Q2Q1Q0/Y)例例2 2:CPQ3 Q2 Q1 Q0Y00 0 0 0010 0 0 1020 0 1 0030 0 1 1040 1 0 0050 1 0 1160 0 0 0Q3 Q2 Q1 Q0CCPEPET74LS160RDLD D3 D2
6、D1 D0&Y110000000100100011010001010110011110001001/0/0/0/0/0/1101010111110111111001101连线图Y000011或者&例1的时序图:0CPt0Q0t0Q1t0Q2t1234560Q3t01010110000001010000例2的时序图:0Yt0YtY=Q2Q0Y=Q2或:0CPt0Q0t0Q1t0Q2t1234560Q3t进位端的输出波形同左。或:v 连线图v 状态转换表例例3 3v 状态转换图进位输出用74LS160够成六进制,置入1001。Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 常用 时序 逻辑电路

限制150内