第六章单片机系统扩展与接口技术.ppt

《第六章单片机系统扩展与接口技术.ppt》由会员分享，可在线阅读，更多相关《第六章单片机系统扩展与接口技术.ppt（72页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第六章单片机系统扩展与接口技术单片机引脚与片外总线的关系单片机引脚与片外总线的关系地地址址锁锁存存器器单片机外部总线方式的典型应用存储器扩展单片机外部总线方式的典型应用存储器扩展单片机外部总线方式的典型应用单片机外部总线方式的典型应用端口扩展端口扩展8位数据线+1位地址线+1位控制线存储器地址空间分配存储器地址空间分配80C51 373G27166116(2)6116(1)8155P0P2.2-P2.0PSENALEWRRDABCG2AG2BG1P1.0A0A7A8A10D7D0D7D0D7D0 CECECSOEA0A7A8A10WEWEOEOEWERDALEAD0AD7CEY2Y1Y0+5V

2、IO/MPAPBPCP2.3P2.4P2.5P2.6P2.7直接用系统的高位地址线直接用系统的高位地址线作作RAM芯片的片选信号。芯片的片选信号。线选法和地址译码法线选法和地址译码法4KB RAM 8KB EPROM 2732:4KB ROM，12根地址线A0A11，1根片选线 6116:2KB RAM，11根地址线A0A10，1根片选线 片选端低电平有效地址范围：27321的地址范围：7000H7FFFH;27322的地址范围:B000HBFFFH;61161的地址范围：E800HEFFFH;61162的地址范围：D800HDFFFH。线选法特点 优点：电路简单不需外加硬件电路，体积小本钱低

3、；缺点：可寻址的器件数目受限，地址空间不连续。只适于外扩芯片不多，规模不大的单片机系统常用译码器芯片：常用译码器芯片：74LS1383-8译码器译码器;74LS139双双2-4译码器译码器74LS1544-16译码器译码器全译码：全译码：全部高位地址线都参加译码；全部高位地址线都参加译码；部分译码：仅部分高位地址线参加译码。部分译码：仅部分高位地址线参加译码。(1)74LS13838译码器译码器 当当译译码码器器的的输输入入为为某某一一个个固固定定编编码码时时，其其输输出出只只有有某一个固定的引脚输出为低电平，其余的为高电平。某一个固定的引脚输出为低电平，其余的为高电平。地址译码法地址译码法采

4、用全地址译码方式，单片机发地址码时，每次只能选中采用全地址译码方式，单片机发地址码时，每次只能选中一个存储单元。同类存储器间不会产生地址重叠的问题。一个存储单元。同类存储器间不会产生地址重叠的问题。例例:要扩要扩8片片8KB的的RAM 6264，如何通过如何通过74LS138把把64KB空间空间分配给各个芯片？分配给各个芯片？如何用如何用74LS138把把64K空间全部划分为每块空间全部划分为每块4KB？典型芯片是典型芯片是2727系列产品，例如，系列产品，例如，2764 2764 8KB88KB8271282712816KB816KB8272562725632KB832KB827512275

5、1264KB864KB8“27“27后面的数字表示其位存储容量。后面的数字表示其位存储容量。扩展程序存储器时，应尽量用大容量的芯扩展程序存储器时，应尽量用大容量的芯片。片。常用常用EPROMEPROM芯片介绍芯片介绍1.1.常用的常用的EPROMEPROM芯片芯片引脚功能如下：引脚功能如下：A0A0A15A15：地址线引脚。数目决定存储容量。：地址线引脚。数目决定存储容量。D7D7D0D0：数据线引脚：数据线引脚CE*CE*：片选输入端片选输入端OE*OE*：输出允许控制端输出允许控制端PGM*PGM*：编程时，加编程脉冲的输入端编程时，加编程脉冲的输入端VppVpp：编程时，编程电压编程时，

6、编程电压+12V+12V或或+25V+25V输入端输入端VccVcc：+5V +5V，芯片的工作电压。，芯片的工作电压。GNDGND：数字地。数字地。NCNC：无用端无用端 EPROMEPROM芯片接口电路芯片接口电路字字节节的的E EP PR RO OM M接接口口32K使用多片使用多片EPROMEPROM的扩展电路：的扩展电路：扩展扩展4 4片片2712827128常用的静态常用的静态RAMRAMSRAMSRAM芯片芯片 典型型号有典型型号有:6116:6116、62646264、6212862128、6225662256。双列直插，双列直插，61166116为为2424引脚封装，引脚封装

7、，62646264、6212862128、6225662256为为2828引脚封装。引脚封装。各引脚功能如下各引脚功能如下:A0 A0A14A14：地址输入线。：地址输入线。D0 D0D7D7：双向三态数据线。：双向三态数据线。CE*CE*：片选信号输入。：片选信号输入。OE*OE*：读选通信号输入线。：读选通信号输入线。WE*WE*：写允许信号输入线，低电平有效。：写允许信号输入线，低电平有效。有读出、写入、维持三种工作方式有读出、写入、维持三种工作方式数据存储器的扩展数据存储器的扩展典型的外扩数据存储器的接口电路典型的外扩数据存储器的接口电路 线选法线选法扩展扩展80318031外部数据存

8、储器的电路外部数据存储器的电路。地址线为地址线为A0A0A12A12，故剩余地址线为三根。用线故剩余地址线为三根。用线选法可扩展选法可扩展3 3片片62646264。3 3片片62646264对应的地址空间如下：对应的地址空间如下：译码选通法译码选通法各片各片6212862128地址分配见表。地址分配见表。各片各片6212862128地址分配地址分配 P2.7 P2.6 P2.7 P2.6 译码输出译码输出 选中芯片选中芯片 地址范围地址范围 存储容量存储容量 0 0 0 0 YO*IC1 0000H-3FFFH 16KYO*IC1 0000H-3FFFH 16K 0 1 Y1*IC2 400

9、0H-7FFFH 16K 0 1 Y1*IC2 4000H-7FFFH 16K 1 0 Y2*IC3 8000H-BFFFH 16K 1 0 Y2*IC3 8000H-BFFFH 16K 1 1 Y3*IC4 C000H-FFFFH 16K 1 1 Y3*IC4 C000H-FFFFH 16K EPROM和和RAM的综合扩展的综合扩展综合扩展的硬件接口电路综合扩展的硬件接口电路采用采用线选法线选法扩展扩展2片片8KB的的RAM和和2片片8KB的的EPROM,RAM选选6264，EPROM选选2764。例例采用译码器法扩展采用译码器法扩展2 2片片8 8KB EPROMKB EPROM，2 2片

10、片8 8KB RAMKB RAM。EPROMEPROM选用选用27642764，RAMRAM选用选用62646264。共扩展。共扩展4 4片芯片。片芯片。可见译码法进展地址分配，各芯片地址空间是连续的。可见译码法进展地址分配，各芯片地址空间是连续的。在程序中参加专用语句：在程序中参加专用语句：#include /含有宏定义的包含语句含有宏定义的包含语句#define 变量名变量名 XBYTE 地址常数地址常数 /地址定义语地址定义语句句此后，便可通过对已定义变量访问所需的端口此后，便可通过对已定义变量访问所需的端口C51访问外部访问外部RAM的方法的方法1#include#define por

11、t XBYTE 0 x1000;unsigned char temp1,temp2;temp1=port;/读端口操作读端口操作 port=temp2;/写端口操作写端口操作 例如，对占用片外例如，对占用片外RAM 1000H的端口进展读操作的端口进展读操作:第8章 单片机接口技术单片机接口技术C51访问绝对地址方法1.绝对宏：绝对宏：“include即可使用其中定义的宏来访问绝对地址，包括：即可使用其中定义的宏来访问绝对地址，包括：CBYTE、XBYTE、PWORD、DBYTE、CWORD、XWORD、PBYTE、DWORDrval=CBYTE0 x0002;指向程序存贮器的指向程序存贮器的

12、0002h地址地址rval=XWORD0 x0002;指向外指向外RAM的的0004h地址地址2._at_关键字关键字直接在数据定义后加上直接在数据定义后加上_at_const即可，但是注意：即可，但是注意：(1)绝对变量不能被初使化；绝对变量不能被初使化；(2)bit型函数及变量不能用型函数及变量不能用_at_指定。指定。idatastructlinklist_at_0 x40;指定指定list构造从构造从40h开场。开场。xdatachartext25b_at_0 xE000；指定；指定text数组从数组从0E000H开场开场扩展扩展I/O端口可以通过各种集成接口芯片：端口可以通过各种集成

13、接口芯片：可编程可编程I/O扩展芯片如扩展芯片如8255、8155等和具有锁存或缓冲功等和具有锁存或缓冲功能的接口芯片如能的接口芯片如74LS273、74LS244等。等。当系统需要较多当系统需要较多I/OI/O端口时，往往需要进展端口时，往往需要进展I/OI/O端口的扩展。端口的扩展。并行并行I/OI/O的扩展的扩展线选法进展外部扩展举例线选法进展外部扩展举例 6264的地址范围：的地址范围：高高8位地址变化范围位地址变化范围 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 1 1 0 低低8位地址变化范围：位地址变化范围：P0.7 P0.6 P0.5 P0.

14、4 P0.3 P0.2 P0.1 P0.0 由此可得由此可得6264的地址范围为：的地址范围为：C000HDFFFH。82558255的地址范围：的地址范围：高高8位地址变化范围位地址变化范围：P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 1 0 1 1 1 1 1 1低低8位地址变化范围：位地址变化范围：P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 1 1 1 1 1 1 8255的地址范围为：的地址范围为：BFFCHBFFFH。08320832的地址：的地址：高高8位地址变化范围：位地址变化范围：P2.7 P2.6 P2.

15、5 P2.4 P2.3 P2.2 P2.1 P2.0 0 1 1 1 1 1 1 1 低低8位地址变化范围：位地址变化范围：P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 1 1 1 1 1 1 1 1由此可得由此可得0832的地址的地址为为：7FFFH。I/OI/O接口的功能接口的功能I/OI/O接口电路应满足条件接口电路应满足条件1.1.实现和不同外设的速度匹配实现和不同外设的速度匹配大多数的外设的速度很慢，无法和大多数的外设的速度很慢，无法和s s量级的单片机速量级的单片机速度相比。单片机只有在确认外设已为数据传送做好准备的前度相比。单片机只有在确认外设已

16、为数据传送做好准备的前提下才能进展提下才能进展I/OI/O操作。想知道外设是否准备好，需操作。想知道外设是否准备好，需I/OI/O接口接口电路与外设之间传送状态信息。电路与外设之间传送状态信息。2.2.输出数据锁存输出数据锁存由于单片机工作速度快，数据在数据总线上保存的时由于单片机工作速度快，数据在数据总线上保存的时间非常短暂，无法满足慢速外设的数据接收。间非常短暂，无法满足慢速外设的数据接收。I/OI/O电路应具有电路应具有数据锁存器，以保证接收设备接收。数据锁存器，以保证接收设备接收。3.3.输入数据三态缓冲输入数据三态缓冲输入设备向单片机输入数据时，但数据总线上面可输入设备向单片机输入数

17、据时，但数据总线上面可能能“挂有多个数据源，为不发生冲突，只允许当前正在进挂有多个数据源，为不发生冲突，只允许当前正在进展数据传送的数据源使用数据总线，其余的应处于隔离状态。展数据传送的数据源使用数据总线，其余的应处于隔离状态。I/OI/O端口的编址端口的编址I/O接口和接口和I/O端口的概念：端口的概念：I/O端口端口Port：简称：简称I/O口，指具有端口地址的口，指具有端口地址的存放器或存放器或 缓冲器。缓冲器。I/O接口接口Interface：是指单片机与外设间的接口：是指单片机与外设间的接口芯片。芯片。I/O接口芯片可以有多个接口芯片可以有多个I/O端口端口 1数据口；数据口；2命令

18、口；命令口；3状态口。状态口。I/O I/O端口编址是给所有端口编址是给所有I/OI/O接口中的存放器编址。接口中的存放器编址。I/O I/O端口编址两种方式：独立编址与统一编址。端口编址两种方式：独立编址与统一编址。独立编址方式独立编址方式 I/O I/O存放器地址空间和存储器地址空间分开编址，但存放器地址空间和存储器地址空间分开编址，但需专门读写需专门读写I/OI/O的指令和控制信号。的指令和控制信号。统一编址方式统一编址方式 I/O I/O存放器与数据存储器单元同等对待，统一编址。存放器与数据存储器单元同等对待，统一编址。不需要专门的不需要专门的I/OI/O指令，直接使用访问数据存储器的

19、指指令，直接使用访问数据存储器的指令进展令进展I/OI/O操作，简单、方便且功能强。操作，简单、方便且功能强。MCS-51MCS-51使用统一编址的方式使用统一编址的方式 接口芯片的功能存放器端口的地址相当于接口芯片的功能存放器端口的地址相当于RAMRAM单元。为单元。为实现和不同外设速度匹配，实现和不同外设速度匹配，I/OI/O接口必须选择恰当接口必须选择恰当I/OI/O数据传送数据传送方式，存在方式，存在3 3种种I/OI/O数据传送方式数据传送方式1.1.同步传送方式：当外设速度和单片机的速度相比较时，常采同步传送方式：当外设速度和单片机的速度相比较时，常采用同步传送方式，最典型的同步传

20、送就是单片机和外部数据存用同步传送方式，最典型的同步传送就是单片机和外部数据存储器之间的数据传送。储器之间的数据传送。2.2.异步传送方式：采用查询方式进展数据传送。异步传送方式：采用查询方式进展数据传送。3.3.中断传送方式：采用中断方式进展数据传送，外设准备好中中断传送方式：采用中断方式进展数据传送，外设准备好中断恳求，单片机进入与外设数据传送的中断效劳程序。中断效断恳求，单片机进入与外设数据传送的中断效劳程序。中断效劳完成后又返回主程序继续执行。工作效率高。劳完成后又返回主程序继续执行。工作效率高。由数据锁存器实现的并行I/O口扩展 常用电路芯片:74LS 273、377、244、373

21、等 可编程接口可编程接口功能可由计算机指令改变的接口芯片功能可由计算机指令改变的接口芯片特点：使用灵敏，不需要或只需要很少的外加硬件特点：使用灵敏，不需要或只需要很少的外加硬件常用芯片常用芯片INTELINTEL系列：系列：82598259可编程中断控制器可编程中断控制器82538253可编程计数可编程计数/定时器定时器82508250可编程串行接口异步可编程串行接口异步82518251可编程串行接口异步可编程串行接口异步+同步同步82558255可编程并行扩展接口可编程并行扩展接口82798279可编程键盘显示接口可编程键盘显示接口82378237可编程可编程DMADMA控制器控制器8155

22、8155可编程多功能接口可编程多功能接口80C518255芯片可被编程为多种工作方式输出功能端口输出功能端口输入功能端口输入功能端口举例8255A8255A的构造的构造数据端控制端PA口PB口PC口外部特性：40脚双列直插式芯片数据端：数据端：D0D7控制线：控制线：WR,RD,RESET,CS地址线：地址线：A0,A1PA口：口：PA0PA7PB口：口：PB0PB7PC口口:PC0PC7电源端：电源端：Vcc,GND A组=PA7-0+PC7-4 B组=PB7-0+PC3-0PA口,PB口,PC口三个端口分受两个控制器组管理：地址线A0A1，定义4个存放器：00(PA)，01(PB)，10(

23、PC)，11(控制口)PA口,PB口,PC口三个端口各有一个存放器：PA、PB、PC8255A8255A端口工作状态选择端口工作状态选择A1A1A0A0RDRD*WRWR*CSCS*工作状态工作状态0 00 00 01 10 0读端口读端口A A：A A口数据口数据数据总线数据总线读端口读端口B B：B B口数据口数据数据总线数据总线 读端口读端口C C：C C口数据口数据数据总线数据总线0 01 10 01 10 01 10 00 01 10 00 00 01 10 00 0写端口写端口A A：总线数据：总线数据A A口口写端口写端口B B：总线数据：总线数据B B口口写端口写端口C C：总

24、线数据：总线数据C C口口写控制字：总线数据写控制字：总线数据控制字寄控制字寄存器存器0 01 11 10 00 01 10 01 10 00 01 11 11 10 00 01 1数据总线为三态数据总线为三态1 11 10 01 10 0非法状态非法状态1 11 10 0数据总线为三态数据总线为三态8255A控制引脚的典型接线方法RST RESET/WR /WR/RD /RDGND /CS第8章 单片机接口技术单片机接口技术外部RAM地址 xxxx xx00 xxxx xxxx FCFFH PA口 xxxx xx01 xxxx xxxx FDFFH PB口 xxxx xx10 xxxx xx

25、xx FEFFH PC口 xxxx xx11 xxxx xxxx FFFFH 控制口P2P01、8255A的控制字的控制字共有共有2个控制字：个控制字：方式选择控制字、方式选择控制字、C口置复位控制字口置复位控制字(1)方式选择控制字方式选择控制字规定工作方式和数据方向规定工作方式和数据方向举例：设定举例：设定PA口和口和PC上上为输入方式为输入方式1，PB口和口和PC下下为输出方式为输出方式0 XBYTE0X7FFF=0 xB8;(2)端口C置复位控制字对C口按位控制C口位操作注意：该控制字不是写入端口C中，而是写入控制口中，并且只有当C口被置为输出方式时才有效。工作方式工作方式0 0 根本

26、输入根本输入/输出方式输出方式具有两个具有两个8 8位端口：位端口：A A口和口和B B口，高口，高4 4位位C C口和低口和低4 4位位C C口口可任意规定为输入或输出状态可任意规定为输入或输出状态1616种组合关种组合关系系2 2、8255A8255A的三种工作方式的三种工作方式举例：用8255A的PA口作为输出口,PB口作为输入口。将PB口读入的开关信号送PA口外接的8位LED上显示出来。#include#include#define uchar unsigned char#define PORTA0 x7CFF#define PORTB0 x7DFF#define PORTC0 x7E

27、FF#define CADDR0 x7FFFvoid main()XBYTECADDR=0 x82;while(1)XBYTEPORTA=XBYTEPORTB;可编程可编程RAM/IO/CTCRAM/IO/CTC接口芯片接口芯片 82558255扩展了三个扩展了三个8 8位的并行位的并行口；口；8155 8155扩展了两个扩展了两个8 8位并行口位并行口 +6 6位的并行口位的并行口 +1414位位TimerTimer+片内片内256256字节字节RAMRAM1 8155H1 8155H芯片介绍芯片介绍MCS-51MCS-51单片机与单片机与8155H8155H的接口的接口1.8155H1.8

28、155H的逻辑构造的逻辑构造2.8155H2.8155H的引脚功能的引脚功能8155H8155H的引脚功能的引脚功能1 1AD7AD7AD0AD08 8条条2 2I/OI/O总线总线2222条条3 3控制总线控制总线8 8条条 RESET RESET：复位输入线：复位输入线 CE*CE*和和IO/M*IO/M*RD*RD*和和WR*WR*ALE ALE：地址锁存允许：地址锁存允许 TIMERIN TIMERIN和和TIMEROUT*TIMEROUT*：4 4电源线电源线2 2条条 Vcc Vcc：+5V+5V电源电源 Vss Vss：地：地CECE*IO/MIO/M*A7A7A6A6A5A5A

29、4A4A3A3A2A2A1A1A0A0所选的端口所选的端口0 01 10 00 00 0命令命令/状态寄存器状态寄存器0 01 10 00 01 1A A口口0 01 10 01 10 0B B口口0 01 10 01 11 1C C口口0 01 11 10 00 0计数器低计数器低8 8位位0 01 11 10 01 1计数器高计数器高6 6位位0 00 0RAMRAM单元单元3.CPU3.CPU对对8155H I/O8155H I/O端口的控制端口的控制(1)8155H(1)8155H各端口地址分配各端口地址分配2 28155H8155H的命令字写入的命令字写入3 38155H8155H的

30、状态字读出的状态字读出 8155内部有一个14位减法计数器，计数脉冲来自其引脚“TIMER IN，使用定时器前要先装入“时间常数-14位二进制数。其格式为：8155定时器/计数器 D1D15 5D14D14 D13D13 D12D12 D11D11 D10D10D9D9D8D8D7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D0M2M2 M1M1T13T13 T12T12 T11T11 T10T10T9T9T8T8T7T7T6T6T5T5T4T4T3T3T2T2T1T1T0T0高6位计数值低8位计数值定时器方式M2 M1M2 M100 单方波01 连续方波10 单脉冲11 连续脉冲

31、 8155H 8155H的工作方式的工作方式1.1.存储器方式存储器方式 对片内对片内RAMRAM单元进展读写，假设单元进展读写，假设IO/M*=0IO/M*=0和和CE*=0CE*=0，那么，那么通过通过AD7AD7AD0AD0上的地址对上的地址对RAMRAM存储器任一单元读写。存储器任一单元读写。2.I/O2.I/O方式方式 8155H 8155H的的I/OI/O方式分为根本方式分为根本I/OI/O和选通和选通I/OI/O两种工作两种工作方式，如表方式，如表6-56-5所示。可对片内任一存放器读写，所示。可对片内任一存放器读写，端口地址由端口地址由A2A2、A1A1、A0A0三位决定。三位

32、决定。ORG 0000H AJMP MAINORG 0030HMAIN:MOV DPTR，#7F00H；指向命令字端口；指向命令字端口MOV A，#0EH；A口为输入，口为输入，B口、口、C口为输出口为输出MOVXDPTR，A；送命令字；送命令字MOV DPTR，#7F01H；指向；指向A口地址口地址MOVXA，DPTR；读入；读入A口的数据口的数据INCDPTR；指向；指向B口口MOVXDPTR，A；数据送入；数据送入B口口AJMP MAINEND 例：A、B口根本输入方式，计数器方波发生器，对80C51输入脉冲进展24分频但需要注意8155的计数最高频率约为4MHZ，初始化程序：START

33、：MOVDPTR，#7F04H；计数存放器低；计数存放器低8位位MOVA，#18H；计数器初值；计数器初值#18H24DMOVXDPTR，A；计数器存放器低；计数器存放器低8位赋值位赋值INCDPTR；指向计数器存放器高；指向计数器存放器高6位及方式位位及方式位MOVA，#40H；计数器为连续方波方式；计数器为连续方波方式MOVXDPTR，A；计数存放器高；计数存放器高6位赋值位赋值MOVDPTR，#7F00H；命令存放器；命令存放器MOVA，#0C2H；设命令字；设命令字MOVXDPTR，A；送命令字；送命令字3.3.内部定时器内部定时器/计数器及使用计数器及使用 14 14位的减位的减1

34、1定时器定时器/计数器，计数长度和计数方式计数器，计数长度和计数方式由写入计数存放器的控制字来确定。由写入计数存放器的控制字来确定。计数器的两个存放器的格式如以下图计数器的两个存放器的格式如以下图T13T13 T0:T0:计数器长度计数器长度M2M2、M1:M1:设置定时器的设置定时器的4 4种工作方式种工作方式1计数形式计数形式0的输出单个方波：的输出单个方波：Tout下降沿为计数下降沿为计数过程开场，过程开场，Tout上升沿是计数过程完毕。上升沿是计数过程完毕。负脉冲的宽负脉冲的宽度等于度等于NCLK。CLK是计数脉冲的周期，如下图是计数脉冲的周期，如下图2计数形式计数形式1的输出周期性方

35、波：当计数值的输出周期性方波：当计数值N为奇数为奇数时，低电平持续时间等于时，低电平持续时间等于N1CLK2；高电；高电平持续时间等于平持续时间等于N1CLK2。当计数值。当计数值N为偶为偶数时，高、低电平的持续时间相等，如下图。数时，高、低电平的持续时间相等，如下图。说明：说明：3计数形式计数形式2的输出单个窄脉冲：负脉冲的宽的输出单个窄脉冲：负脉冲的宽度等于度等于CLK，如下图。，如下图。4计数形式计数形式3的输出周期性窄脉冲：负脉冲的宽的输出周期性窄脉冲：负脉冲的宽度等于度等于CLK，周期等于，周期等于NCLK，如下图。，如下图。58155定时定时/计数器的使用计数器的使用(如何初始化如

36、何初始化)先对先对(04H)(05H)存放器装入存放器装入14位初值和输位初值和输出信号形式。出信号形式。14位初值的范围是位初值的范围是23FFFH。启动定时启动定时/计数器。计数器。即对命令即对命令/状态字存放器状态字存放器(00H)的最高两位的最高两位TM2，TM1写入写入“11。假如定时假如定时/计数器在运行中要改换新的时间计数器在运行中要改换新的时间常数，务必先装入新的初值常数，务必先装入新的初值,然后再发送一然后再发送一次启动命令次启动命令,即写入即写入:TM2,TM1=11。ORG 000HSTART:LJMP MAINORG 0030HMAIN:MOV DPTR,#7F04H

37、;定时计数器低位地址定时计数器低位地址MOV A,#0FH ;计数常数计数常数MOVX DPTR,A ;计数常数装入定时计数器低计数常数装入定时计数器低8位位MOV DPTR,#7F05H ;定时计数器高位地址定时计数器高位地址MOV A,#40H ;置定时计数器为连续方波输出置定时计数器为连续方波输出MOVX DPTR,A ;装入定时计数器高装入定时计数器高8位位MOV DPTR,#7F00H ;定时计数器命令存放器地址定时计数器命令存放器地址MOV A,#0C2H ;设定命令字设定命令字MOVX DPTR,A ;写入命令存放器写入命令存放器L:SJMP LEND#include#inclu

38、de#define uchar unsigned char#define CADDR0 x7F00 /定义定义8155命令口地址命令口地址#define PORTA0 x7F01 /定义定义8155PA口地址口地址#define PORTB0 x7F02 /定义定义8155PB口地址口地址#define PORTC0 x7F03 /定义定义8155PC口地址口地址#define TIMEL0 x7F04 /定义定时器低位地址定义定时器低位地址#define TIMEH0 x7F05 /定义定时器高位地址定义定时器高位地址void main()XBYTETIMEL=0 x0f;XBYTETIME

39、H=0 x40;XBYTECADDR=0 xc2;while(1);利用利用I2C总线进展系统扩展总线进展系统扩展 I2C I2C总线是总线是PHILIPSPHILIPS公司开发的一种简单、双向二公司开发的一种简单、双向二线制同步串行总线线制同步串行总线,它只需要两根线它只需要两根线(串行时钟线和串行时钟线和串行数据线串行数据线)即可在连接于总线上的器件之间传送信即可在连接于总线上的器件之间传送信息。息。主要特性如下主要特性如下:总线只有两根线总线只有两根线:串行时钟线和串行数据线串行时钟线和串行数据线;每个连到总线上的器件都可由软件以唯一的地址寻址每个连到总线上的器件都可由软件以唯一的地址寻

40、址,并建立简单的主并建立简单的主/从关系从关系,主器件既可作为发送器主器件既可作为发送器,也可作为接收器也可作为接收器;它是一个真正的多主总线它是一个真正的多主总线,带有竞争检测和仲裁电路带有竞争检测和仲裁电路,可使多主机任意同时发送而不破坏总线上的数据可使多主机任意同时发送而不破坏总线上的数据;同步时钟允许器件通过总线以不同的波特率进展通信同步时钟允许器件通过总线以不同的波特率进展通信;同步时钟可以作为停顿和重新启动串行口发送的握手同步时钟可以作为停顿和重新启动串行口发送的握手方式方式;I2C I2C总线接口的电气构造如下图总线接口的电气构造如下图,组成组成I2CI2C总线的串行数据总线的串

41、行数据线线SDASDA和串行时钟线和串行时钟线SCL SCL 必须经过上拉电阻必须经过上拉电阻RpRp接到正电源上接到正电源上,连接到总线上的器件的输出级必须为连接到总线上的器件的输出级必须为“开漏或开漏或“开集开集 的的形式形式,以便完成以便完成“线与功能。线与功能。SDASDA和和SCLSCL都为双向都为双向I/OI/O口线口线,总总线空闲时皆为高电平。线空闲时皆为高电平。总线上数据传送最高速率可达总线上数据传送最高速率可达100Kbit/s100Kbit/s。I2CI2C总线的电气构造总线的电气构造 I2C I2C总线可以构成多主数据传送系统总线可以构成多主数据传送系统,但只有带但只有带

42、CPUCPU的器件的器件可以成为主器件。可以成为主器件。主器件发送时钟、启动位、数据工作方式主器件发送时钟、启动位、数据工作方式,从器件那么接收时钟及数据工作方式。接收或发送那么根据数从器件那么接收时钟及数据工作方式。接收或发送那么根据数据的传送方向决定。据的传送方向决定。I2CI2C总线上数据传送时的启动、完毕和有总线上数据传送时的启动、完毕和有效状态都由效状态都由SDASDA、SCLSCL的电平状态决定的电平状态决定,在在I2CI2C总线规程中启动总线规程中启动和停顿条件规定如下和停顿条件规定如下:启动条件启动条件:在在SCLSCL为高电平时为高电平时,SDA,SDA出现一个下降沿那么启动

43、出现一个下降沿那么启动I2CI2C总线。总线。停顿条件停顿条件:在在SCLSCL为高电平时为高电平时,SDA,SDA出现一个上升沿那么停顿使用出现一个上升沿那么停顿使用I2CI2C总线。总线。在启动和停顿条件之间可转送的数据不受限制,但每个字节必须为8位，先传送最高位,在每个字节之后必须跟一个响应位。主器件收发每个字节后产生一个时钟应答脉冲,在这期间,发送器必须保证 SDA为高,由接收器将SDA拉低,称为应答信号(ACK)。主器件为接收器时,在接收了最后一个字节之后不发应答信号,也称为非应答信号(NOT ACK)。I2CI2C总线的数据传输总线的数据传输 总线中每个器件都有自己唯一确定的地址总

44、线中每个器件都有自己唯一确定的地址,启动条件后主机发送的第一个字节就是被读写启动条件后主机发送的第一个字节就是被读写的从器件地址的从器件地址,其中第其中第8位为方向位位为方向位,“0(W)表示主器件发送表示主器件发送,“1(R)表示主器件接收。表示主器件接收。总线上每个器件在启动条件后都把自己的地址总线上每个器件在启动条件后都把自己的地址与前与前7位相比较位相比较,如一样那么器件被选中如一样那么器件被选中,产产生应答生应答,并根据读写位决定在数据传送中是接并根据读写位决定在数据传送中是接收还是发送。收还是发送。在主发送方式下在主发送方式下,由主器件先发出启动信号由主器件先发出启动信号(S),接

45、着接着发发从器件的从器件的7位地址位地址(SLA)和说明主器件发送的方向位和说明主器件发送的方向位“0(W),即这个字节为即这个字节为SLA+W。被寻址的从器件在收到这个字节后。被寻址的从器件在收到这个字节后,返回一个应答信号返回一个应答信号(A),在确定主从握手应答正常后在确定主从握手应答正常后,主器件主器件向从器件发送字节数据向从器件发送字节数据,从器件每收到一个字节数据后都要返从器件每收到一个字节数据后都要返回一个应答信号回一个应答信号,直到全部数据都发送完为止。在主接收方式直到全部数据都发送完为止。在主接收方式下下,主器件先发出启动信号主器件先发出启动信号(S),接着发从器件的接着发从

46、器件的7位地址位地址(SLA)和说明主器件接收的方向位和说明主器件接收的方向位“1(R),即这个字节为即这个字节为SLA+R。在发送完这个字节后在发送完这个字节后,P1.6(SCL)继续输出时钟继续输出时钟,通过通过P1.7(SDA)接收从器件发来的串行数据。接收从器件发来的串行数据。主器件每接收到一主器件每接收到一个字节后都要发送一个应答信号个字节后都要发送一个应答信号(A)。当全部数据都发送或接。当全部数据都发送或接收完毕后收完毕后,主器件应发出停顿信号主器件应发出停顿信号(P)。I2C总线是一种串行通信总线总线是一种串行通信总线,它与并行总线不同它与并行总线不同,并行总并行总线中有地址总

47、线线中有地址总线,CPU可通过地址总线来选择所需要器件的可通过地址总线来选择所需要器件的地址。地址。I2C总线只有一根数据线和一根时钟线总线只有一根数据线和一根时钟线,没有专门的地没有专门的地址线址线,而是利用数据传送中的头几个字节来传送地址信息。而是利用数据传送中的头几个字节来传送地址信息。I2C总线的寻址方式有主器件的节点寻址和通用呼叫寻址两种总线的寻址方式有主器件的节点寻址和通用呼叫寻址两种,详细实现方法是由主器件在发出启动位详细实现方法是由主器件在发出启动位S后紧接着发送从器件后紧接着发送从器件的的7位地址码位地址码,即即S+SLA,在节点地址寻址中在节点地址寻址中SLA为被寻址的为被

48、寻址的从节点地址从节点地址,当当SLA为全为全“0时时,即为通用呼叫地址。即为通用呼叫地址。通用通用呼叫地址用于寻址接到呼叫地址用于寻址接到I2C总线上的每个器件的地址总线上的每个器件的地址,不需要不需要从通用呼叫地址命令中获取数据的器件可以不响应通用呼叫地从通用呼叫地址命令中获取数据的器件可以不响应通用呼叫地址。址。nAT24C02是由是由ATMEL公司提供的，公司提供的，I2C总总线串行线串行EEPROM，其容量为，其容量为256B，工作电，工作电压在压在2.7V5.5V之间。之间。n各引脚功能如下。各引脚功能如下。nA2A0：器件地址选择引脚。将这：器件地址选择引脚。将这3个引脚配置成不

49、同的编码值，在同一个引脚配置成不同的编码值，在同一串行总线上最多可扩大串行总线上最多可扩大8片同一容量或不同容量的片同一容量或不同容量的24系列串行系列串行EEPROM芯芯片。片。nSDA：串行数据输入输出口，是一个双向的漏极开路构造的引脚，容量扩：串行数据输入输出口，是一个双向的漏极开路构造的引脚，容量扩展时可以将多片展时可以将多片24系列的系列的SDA引脚直接相连。引脚直接相连。nSCL：串行移位时钟控制端。写入时上升沿起作用，读出时下降沿起作用。：串行移位时钟控制端。写入时上升沿起作用，读出时下降沿起作用。nWP：硬件写保护控制引脚。当其为低电平时，正常写操作，高电平时，：硬件写保护控制引脚。当其为低电平时，正常写操作，高电平时，对对EEPROM部分存储区域提供硬件写保护功能，即对被保护区域只能读部分存储区域提供硬件写保护功能，即对被保护区域只能读不能写。不能写。nGND：接地。：接地。nVCC：接：接+5V电压电压