CMOS模拟集成电路设计ch运算放大器实用.pptx

《CMOS模拟集成电路设计ch运算放大器实用.pptx》由会员分享，可在线阅读，更多相关《CMOS模拟集成电路设计ch运算放大器实用.pptx（38页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2023/4/131提纲1、概述2、一级运放3、两级运放4、增益的提高5、共模反馈6、输入范围限制7、转换速率8、电源抑制9、运放的噪声第1页/共38页2023/4/1321、概述“运算放大器（运放）”高增益的差动放大器n n理想运放的基本特点理想运放的基本特点n n开环差模电压增益开环差模电压增益 n n共模抑制比共模抑制比 n n开环输入电阻开环输入电阻 n n开环输出电阻开环输出电阻0 0n n开环带宽开环带宽 n n没有温飘没有温飘“虚短虚短”输入电流为输入电流为0 0“OP AMPOP AMP”第2页/共38页2023/4/1331.1 性能参数 增益增益 小信号带宽小信号带宽3dB

2、3dB带宽；单位增益带宽；带宽；单位增益带宽；增益带宽积（增益带宽积（GBGB）大信号带宽大信号带宽 输出摆幅输出摆幅 线性线性 噪声与失调噪声与失调 电源抑制电源抑制 转换速率（转换速率（slew rateslew rate）VO+0.1%VOtoutputVOtdtsVO-0.1%VODVDttinput 稳定时间（稳定时间（settling timesettling time）t ts s第3页/共38页2023/4/134基本电路结构 增益增益Vout2VoutM1M2M3M4M5M6M7V+IOVoutVinAmplifying stage2、一级运放Output stage第4页/

3、共38页2023/4/135But But 输出摆幅输出摆幅，极点，极点 套筒式共源共栅运放（telescopic cascode op amp）第5页/共38页2023/4/136输入输出很难短接输入输出很难短接为保证为保证M2M2和和M4M4饱和饱和n n套筒式共源共栅运放（套筒式共源共栅运放（telescopic cascode op amptelescopic cascode op amp）第6页/共38页2023/4/137 设计实例设计实例设计全差动套筒式运放，该运放的性能指标为：设计全差动套筒式运放，该运放的性能指标为：VDD=3VVDD=3V，差动，差动输出摆幅输出摆幅=3V=

4、3V，功耗，功耗=10mW=10mW，电压增益，电压增益=2000=2000。假定。假定 n nC Coxox=60=60 A/VA/V2 2，p pC Coxox=30=30 A/VA/V2 2 ，n n0.1V0.1V-1-1，p p0.2V0.2V-1-1（有效沟道长（有效沟道长度为度为0.5 0.5 mm时），时），=0=0，V VTHNTHN|V|VTHPTHP|=0.7V|=0.7V。解：解：1 1、从功率预算出发，确定工作电流、从功率预算出发，确定工作电流2 2、根据输出摆幅，分配过驱动电压（、根据输出摆幅，分配过驱动电压（ODOD）3 3、根据、根据I I和和ODOD，由公式，

5、由公式得到各管尺寸，（最小栅长）得到各管尺寸，（最小栅长）第7页/共38页2023/4/138KeyKey：I I，W/LW/L 设计实例（续）设计实例（续）4 4、计算增益、计算增益得到得到A Av v=1416=1416如何如何 A Av v，考虑，考虑WW；I IDD；(L)A(L)Av v例如例如 ，选择，选择(W/L)(W/L)5-85-8=1111=1111 m/1 m/1 mm则则 p p 0.1V 0.1V-1-1，得到得到A Av v400040005 5、满足最大输出摆幅，计算输入、满足最大输出摆幅，计算输入共模电平和偏置电压共模电平和偏置电压V Vb1,2b1,2注意和参

6、数之间的关联与影响！注意和参数之间的关联与影响！第8页/共38页2023/4/139“折叠折叠”结构结构输出摆幅输出摆幅折叠共源共栅运放（folded cascode op amp）第9页/共38页2023/4/1310增益：增益：比较于套筒式结构的增益：比较于套筒式结构的增益：增益小增益小2 23 3倍倍极点更加靠近原点极点更加靠近原点由于增加了由于增加了MM5 5上的上的C CGD5GD5和和C CDB5DB5折叠共源共栅运放（续）第10页/共38页2023/4/1311采用采用NMOSNMOS作为输入器件作为输入器件折叠点（折叠点（X X）对应的极点更低：）对应的极点更低：由由1/(g1

7、/(gm3m3+g+gmb3mb3)与与X X点点总电容总电容的乘积决定。的乘积决定。折叠共源共栅运放（续）第11页/共38页2023/4/1312总之，对比于套筒式结构，折叠式共源共栅运放总之，对比于套筒式结构，折叠式共源共栅运放 电压输出摆幅大；电压输出摆幅大；输入输出可以短接；输入输出可以短接；输入共模范围大，输入共模电平可以接近输入共模范围大，输入共模电平可以接近VDDVDD（NMOSNMOS输入输入管）或管）或GNDGND（PMOSPMOS作输入管）作输入管）较大的功耗；较大的功耗；较低的电压增益；较低的电压增益；较低的极点频率；较低的极点频率；较高的噪声；较高的噪声；折叠共源共栅运

8、放（续）设计时，设计时，在套筒式结构中，以下三个电压是必须确定的在套筒式结构中，以下三个电压是必须确定的 输入共模电平，输入共模电平，PMOS,NMOSPMOS,NMOS共源共栅管的栅极偏置电压。共源共栅管的栅极偏置电压。而在折叠式结构中，只有后两个电压的确定是严格的。而在折叠式结构中，只有后两个电压的确定是严格的。第12页/共38页2023/4/13133、两级运放基本电路结构 增益增益 高增益高增益 需要频率补偿需要频率补偿第13页/共38页2023/4/13144、增益的提高Gm，RoutRRoutout 共源共栅结构共源共栅结构 输出摆幅输出摆幅 反馈技术反馈技术提高信号通路上的输出电

9、阻提高信号通路上的输出电阻调节型共源共栅调节型共源共栅第14页/共38页2023/4/1315高增益差动共源共栅级结构第15页/共38页2023/4/1316高增益差动共源共栅级结构（续）提高负载通路上的输出电阻提高负载通路上的输出电阻第16页/共38页2023/4/13175、共模反馈电路的失配使电路产生“共模误差”右图的pmos电流源做负载的电路的共模电平不容易确定失配使电流出现误差，进而影响晶体管的工作状态（脱离饱和区）CM不能通过差动反馈达到稳定。n nCMFBCMFB：n n检测输出共模电平检测输出共模电平n n同一个参考电压比较同一个参考电压比较n n将误差送回放大器偏置网络将误差

10、送回放大器偏置网络第17页/共38页2023/4/1318检测输出共模电平R R1 1和和R R2 2必须比输出电阻大必须比输出电阻大很多，否则影响增益很多，否则影响增益 电阻检测电阻检测 源级跟随器源级跟随器I I1 1和和I I2 2以及以及R R1 1和和R R2 2必须足够大，必须足够大，以避免当输出出现大摆幅时，以避免当输出出现大摆幅时，MM7,8 7,8“挨饿挨饿”（缺电流）（缺电流）检测的共模电平比输出检测的共模电平比输出CMCM低低V VGS7,8GS7,8输出摆幅降低，比没采用源输出摆幅降低，比没采用源跟随器结构大约减小一个跟随器结构大约减小一个V VTHTH第18页/共38

11、页2023/4/1319检测输出共模电平（续）深线性区深线性区的的MOSMOS管的共模检测管的共模检测总电阻总电阻必须保证必须保证MM7 7和和MM8 8处于深线性区处于深线性区M7M7的栅源电压必须远大于的栅源电压必须远大于V VTHTH，否则，否则M7M7脱离深线性区（脱离深线性区（V VP P00）；）；要超过两个过驱动电压，即限制了输出电压摆幅要超过两个过驱动电压，即限制了输出电压摆幅第19页/共38页2023/4/1320控制共模电平V Vout,CM out,CM VVE E I IM3,4 M3,4 V Vout,CM out,CM 如果环路增益大，则反馈网络迫使如果环路增益大，

12、则反馈网络迫使V Vout,CMout,CM趋近趋近V VREFREF当采用电阻检测方式时，当采用电阻检测方式时，第20页/共38页2023/4/1321控制共模电平（续）V Vout,CM out,CM IIss1ss1 I IM5,6 M5,6 V Vout,CM out,CM Iss1当采用电阻检测方式时，当采用电阻检测方式时，对于折叠对于折叠cascodecascode放大器，放大器，CMFBCMFB也可以控制输入差动对的尾电流源也可以控制输入差动对的尾电流源？第21页/共38页2023/4/1322控制共模电平（续）其中其中令令缺点：缺点：V Vout,CMout,CM是器件参数的函

13、数是器件参数的函数 R Ron7on7|R|Ron8on8上的压降上的压降V VP P限制输出摆幅限制输出摆幅 欲欲 V VP PMM7 7和和MM8 8 CC反馈加到输入差动对的尾反馈加到输入差动对的尾电流上（电流上（folded cascode op folded cascode op ampamp）当采用当采用深线性区的深线性区的MOSMOS管的共模检测时管的共模检测时，得到得到第22页/共38页2023/4/1323控制共模电平（续）V Vb b的确定：的确定：通过一个电流镜来确通过一个电流镜来确定定V Vb b，使，使I ID9D9跟踪跟踪I I1 1和和V VREFREF。令令这样

14、，当这样，当V Vout,CMout,CM=V=VREFREF时，时，I ID9D9=I=I1 1。由于由于V VDS15DS15VVDS9DS9，沟道长度调制效益导致误差。，沟道长度调制效益导致误差。增加增加MM1717和和MM1818，保证，保证V VDS15DS15V VDS9DS9上述第二个问题可以通过把反馈加到输入差动对的尾电流上解决，上述第二个问题可以通过把反馈加到输入差动对的尾电流上解决，但但V Vb b？第23页/共38页2023/4/13246、输入范围限制大的共模输入范围在单位增益缓冲器中，在单位增益缓冲器中，输入摆幅等于输出摆输入摆幅等于输出摆幅幅第24页/共38页202

15、3/4/1325大的共模输入范围（续）混合使用混合使用NMOSNMOS差动差动对和对和PMOSPMOS差动对差动对第25页/共38页2023/4/13267、转换速率转换速率（压摆率）：输入阶跃信号幅度很大时，实际的输出表现具有近似为常数的斜率，该常数定义为转换速率。第26页/共38页2023/4/1327处理大信号时，运放工作于非线性区转换速率限制大信转换速率限制大信号的工作速度号的工作速度忽略被忽略被R R1 1、R R2 2抽抽取的电流取的电流第27页/共38页2023/4/1328处理正弦信号V0sin0t运放的转换速率必须超过运放的转换速率必须超过V00第28页/共38页2023/4

16、/13298、电源抑制电源抑制比（PSRR）：从输入到输出的增益除以从电源到输出的增益。二极管连接的二极管连接的MOSMOS管具有钳管具有钳位作用，电源增益为位作用，电源增益为1 1，因，因此低频时，此低频时，第29页/共38页2023/4/1330运放的噪声套筒式运放的噪声共源共栅器件产生的噪声可以忽略共源共栅器件产生的噪声可以忽略第30页/共38页2023/4/1331折叠式运放的噪声共源共栅器件产生的噪声可以忽略共源共栅器件产生的噪声可以忽略第31页/共38页2023/4/1332折叠式运放的噪声比相应的套筒式的结构的噪声更大PMOS和NMOS电流源对噪声的贡献随它们的跨导正比例增加，因

17、此，出现了噪声和输出摆幅之间的折中关系。二级（多级）运放的噪声主要由第一级决定，因为第二级以后的噪声在参照主要输入时，要除以前级的增益。第32页/共38页2023/4/1333性能比较增益增益输出摆输出摆幅幅速度速度功耗功耗噪声噪声套筒式套筒式共源共栅共源共栅中中低低高高低低低低折叠式折叠式共源共栅共源共栅中中中中高高中中中中两级运放两级运放高高高高低低中中低低高增益高增益运放运放高高中中中中高高中中第33页/共38页2023/4/1334一级运放设计实例（optional）约束条件电源电压工艺温度n n设计描述设计描述n n小信号增益小信号增益n n频率响应频率响应n n输入共模范围输入共模

18、范围（ICMRICMR）n n输出摆幅输出摆幅n n转换速率转换速率n n功耗功耗n n负载电容负载电容C CL Ln n关系方程关系方程第34页/共38页2023/4/1335设计步骤1.由已知的CL并根据转换速率的要求（或功耗要求）选择ISS（I5）的范围；2.计算满足频率要求的Rout范围，否则，改变ISS；3.设计W3/L3（W4/L4）满足上ICMR（或输出摆幅）要求；4.设计W1/L1满足增益要求；5.设计W5/L5满足下ICMR（或输出摆幅）要求；6.若达不到设计要求，重复上述过程。第35页/共38页2023/4/1336设计举例 设计电流镜负载的MOS差分放大器：VDD=5V，

19、SR10V/s，CL5pF，功耗1mW，电压增益=100，1V ICMR 4.5V,f-3dB 100kHz。假定nCox=110 A/V2，pCox=50 A/V2，n0.04V-1，p0.05V-1（有效沟道长度为0.5 m时），=0，VTHN|VTHP|=0.7V。解：解：1.1.为满足转换速率的要求，为满足转换速率的要求，功耗的要求功耗的要求2.2.3dB3dB的要求，的要求，而而选取选取I I5 5100100 A A3.3.WW3 3/L/L3 38 8第36页/共38页2023/4/13374.4.5.5.WW1 1/L/L1 118.418.4WW5 5/L/L5 5300300又根据又根据 6.6.若不满足要求，重复以上步骤；例如调整若不满足要求，重复以上步骤；例如调整M5M5和和M1,2M1,2上的上的ODOD，以减小，以减小M5M5尺寸尺寸第37页/共38页2023/4/1338感谢您的欣赏！第38页/共38页