计算机组成原理(第四版)课后答案(第二章) 清华大学出版社.ppt

《计算机组成原理(第四版)课后答案(第二章) 清华大学出版社.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理(第四版)课后答案(第二章) 清华大学出版社.ppt（45页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理教程第二章习题选解2.1 说明存储器的存取时间与存取周期之间的联系与区别。解:(参见P62)存取时间TA是指存储器从接收到CPU发来的读写有关信号开始，到读出/写入数据所需的时间。而存取周期TW是指连续两次读写存储器所需的最小时间间隔。存取时间和存取周期都是反映存储器存取速度的指标，存取周期大于存取时间。在存储器进行读写操作时，由于存储元件本身的性能，做完一次存或取之后，不能马上进行另外的存或取，需要一段稳定和恢复时间。存取周期就是存取时间加上存储单元的恢复稳定时间。2.2 存储器的带宽有何物理意义?存储器总线宽度为32位，存取周期为250nS,这个存储器带宽是多少?解：存储器的

2、带宽是指每秒钟访问的二进制位的数目。其物理意义是一个以存储器为中心的机器可以获取的信息传输速度。若存储周期为250ns，则工作速度=1/250ns,所以，存储器带宽=工作速度总线宽度 =1/250ns*32bit =1/250X10-9 32 bps=32X109/250 bps =128X106 bps=128M bps2.3 ROM与RAM两者的差别是什么?解：ROM、RAM都是主存储器的一部分，但它们有很多差别：(1)RAM是随机存取存储器，ROM是只读存取存储器；(2)RAM是易失性的，一旦掉电，则所有信息全部丢失；ROM是非易失性的，其信息可以长期保存，常用于存放一些固定用的数据和程

3、序，比如计算机的自检程序CMOS、BIOS、汉字库等。2.4 指出下列存储器哪些是易失性的?哪些是非易失性的?哪些是读出破坏性的?哪些是非读出破坏性的?动态RAM，静态取RAM，ROM，Cache，磁盘，光盘。解:动态RAM、静态RAM、Cache是易失性的，ROM、磁盘、光盘是非易失性的。动态RAM是读出破坏性的，其余均为非读出破坏性的。2.5 术语：存储元、存储单元、存储体、存储单元地址，有何联系和区别？存储元存储元：存储一位二进制信息的基本单元电路。存储单元存储单元：由若干存储元组成。一台机器的所有存储单元长度相同，一般由8的整数倍个存储元构成。存储体存储体：是存储单元的集合，它由许多存

4、储单元组成，用来存储大量的数据和程序。存储器单元地址存储器单元地址：计算机在存取数据时，以存储单元为单位进行存取。为区别不同单元，给每个存储单元赋予地址，每个存储单元都有一条唯一的字线与存储单元地址编码对应。2.6 下面关于存储器的描述，请选则正确的叙述。(1)CPU访问存储器的时间是由存储体的容量决定的，存储容量越大，访问存储器所需的时间就越长；(2)因为动态存储器是破坏性读出，必须不断地刷新；(3)随机半导体存储器(RAM)中的任何一个单元都可以访问；(4)固定存储器(ROM)中的任何一个单元不能随机访问.(5)一般情况下，ROM和RAM在存储体中是统一编址的.(6)由于半导体存储器加电后

5、才能存储数据，断电后数据就丢失了，因此，用EPROM做的存储器，加电后必须重写原来的内容。解：(1)F。主存是随机存储器，CPU访问任何单元的时间都是相同的，同容量的大小没有关系。(2)F。刷新不仅仅是因为存储器是破坏性读出，还在于动态存储器在存储数据时，存储器不做任何操作时，电荷也会泄漏，为保证数据的正确性，必须使数据周期性地再生，即刷新。(3)T。(4)F。ROM只是把信息固定地存放在存储器中，而访问存储器仍然是随机的。(5)T。在计算机设计中，往往把RAM和ROM的整体作主存，因此，RAM和ROM一般是统一编址的。(6)F。EPROM是只读存储器，与半导体随机存储器制作工艺不同，不会因掉

6、电丢失数据。2.7 某计算机系统字长为32位，主存以字节编址，试画出存储器中字地址和字节地址的分配情况。解：存储器中字地址和字节地址的分配情况如下图所示000102字节编址000204字编址0103052.8 设计一个用64K x 1位的芯片构成256K x 16位的存储器，画出组织结构图。解:(1)要用64K x l的芯片构造256K x l6位的存储器，需要字、位同时扩展，共需芯片 256/64 x 16/1=64(片)；(2)主存容量为256KB=218B，即共需地址线 18根，可用其中A0A15 16根接到芯片组，余下两根A16、A17 接到片选译码器。(3)组织结构图:A15 D.A

7、14 64K1 A0DDDDDDD.16片A15A14A0 A15 D.A14 64K1 A0DDDDDDD.16片A15A14A0地址总线D0D2D4D15D1D3D5数据总线 A15 D.A14 64K1 A0DDDDDDD.16片A15A14A0 A15 D.A14 64K1 A0DDDDDDD.16片A15A14A0片选译码A16A172.9 2114是排列成64 x 64阵列的六管存储芯片，试问组成4K x l6位的存储器，共需少片2114?画出逻辑框图。解：Intel 2114芯片一片的容量为1Kx4位，要组成4KXl6位的存储器，需要2114芯片 4K/l x l6/4=16（片

8、）。片内地址需要10根地址线，用A0A9，片选需要2位地址线，用A10A11。组织结构图：1Kx4 CS 地址总线D0D2D15D1D3D14数据总线A0A1A9 1Kx4 CS A0A1A9 1Kx4 CS A0A1A9 1Kx4 CS A0A1A9片选译码A11A102.10 在2.9题中，如果存储器以字节编址，CPU用一根控制线指明所寻址的是字还是字节，试设计这根控制线的连接方法。解：若以字节编址，则存储容量增加了1倍，因此需要增加一根地址线A12。另外每一芯片上除了有片选端CS外，还须有一个字/字节选择端WB。接线示意图：1Kx4 CS WB 地址总线D0D2D15D1D3D14数据总

9、线A0A1A9 1Kx4 CS WB A0A1A9 1Kx4CS WB A0A1A9 1Kx4 CS WB A0A1A9片选译码A11A10WB 2.11 设某机采用1Kx4位的动态RAM芯片（片内是64x64结构)组成的16Kx8位的存储器。请回答：(1)设计该存储器共需几片RAM芯片?(2)画出存储体组成框图?解：(1)存储器共需16/1 x 8/432片 (2)存储器组成框图（略）。2.12 已知某8位机的主存采用半导体存储器，其地址码为18位，若使用4Kx4位的静态RAM芯片组成该机所允许的最大主存空间，并选用模板块结构，问：(1)若每个模板块为32KX8位，共需几个模板块?(2)每个

10、模板内共有多少片RAM芯片?(3)主存共需多少RAM芯片?CPU如何选择各模板?解：该机的地址码为18b，字长8b，故该机的主存容量为218X8b28 X 210 X 8 b 256KB，(1)若每个模板块为32K X 8b，则需要256K/32K8(块)。(2)每个模板块需要32/4X8/48X2=16片。(3)主存共需16X8=128片。CPU可用3位地址码选择8个模板块。2.13 某计算机的存储容量是64KB，若按字节寻址，则寻址的范围为(1)，需要地址线(2)根，数据线(3)根；若字长为32位,按字编址,寻址的范围(4)。(1)A64K B32K C16K D8K (2)A64 B16

11、 C8 D6 (3)A32 B16 C 8 D4 (4)A64K B32K C16K D8K解：(1)A。计算机的存储容量为64KB，按字节寻址，其范围就是主存的容量。(2)B。64KB需要216个状态来表示，即需16根地址线.(3)C。按字节寻址，每个数据的长度为8位，因此需要8根数据线。(4)C。字长32位，按字寻址，每个数据的长度为32位=4B，主存的总容量为64KB，则共有单元个数为64K/416K。2.14 某存储器容量4K，其中ROM 2KB，选用EPROM 2Kx8/片，RAM 2KB，选用芯片RAM 1Kx8/片；地址线A11A0。写出全部片选信号的逻辑式。解：根据要求ROM的

12、容量为2KB，故只需1片EPROM而RAM的容量为2KB，RAM芯片容量为1KB，故需2片。对于ROM片内地址为11位，用地址线的A10 A0 这11根地址线，RAM片地址为10位，用地址线的A9A0这10根地址线。主存中有3片芯片，至少需要2位地址信号加以区别，按其总容量需要12根地址线，可以考虑用1根地址线A11作为区别。EPROM和RAM的片选信号，对于2片RAM芯片可利用A10来区别其片选信号。设EPROM的片选信号为CS0，两片RAM的片选信号为CS1,CS2，由此可得到如下的逻辑式：CS0=A10CS1=A10 A11，CS2=A10 A11地址总线数据总线控制总线CPUA11A1

13、0A09D07RDA09,10 ROM2K8位D07A091K8位D07A091K8位D07CS0RR/WR/WCS1CS2 2.15 请画出八体交叉主存系统中的编址方式。解：在多体交叉主存系统中可以采用两种编址方式低位交叉和高位交叉。低位交叉编址:M008.8n-8M119.8n-7M2210.8n-6M3311.8n-5M4412.8n-4M5513.8n-3M6614.8n-2M7715.8n-1M002.n-1M1nn+1.2n-1M22n2n+1.3n-1M33n3n+1.4n-1M44n4n+1.5n-1M55n5n+1.6n-1M66n6n+1.7n-1M77n7n+1.8n-1

14、高位交叉编址:2.16 在八体交叉主存系统中，若每体并行读出两个字，每字长两个字节，主存周期为T，求该存储器的最大带宽。解：存储器带宽是指单位时间内能读出的二进制位数。若每体能并行读出2个字，八体交叉存储器在1个周期内最多可读出16个字，每个字长为2个字节，即16bit，则此存储器的带宽16X16bit/T256bit/T。2.17 欲将10011101写入磁表面存储器中：(1)分别画出归零制、不归零制和调频制的写入电流波形。(2)改进不归零制(NRZl)的记录原则是见“1”就翻。即当记录“1”时写电流要改变方向；记录“0”时不改变方向。画出它的电流波。(3)改进调频制(MFM)与调频制方式区

15、别在于：FM在信息元交界处写电流总要改变一次方向；而MFM仅当连续记录两个“0”时，信息交界处翻转一次；其他情况不翻转。画出MFM的写电流波形。解：各种不同方式写入电流的波形图如图所示。1001101归零制不归零制调相制调频制改进不归零制1001101改进调频制2.18 对活动头磁盘来讲，磁盘地址是由 、和 组成的，每个区存储一个 。沿盘半径方向的磁道数称为 ，而磁道单位长度上记录的二进制代码的位数称为 ，两者总称为 。解：记录面号(磁头号)、磁道号(柱面号)、扇区号、记录块、道密度、位密度、存储密度。2.19 某磁盘组有4个盘片，5个记录面。每个记录面的内磁道直径为22cm，外磁道直径为33

16、cm，最大位密度为1600位/cm，道密度为80道cm，转速为3600r/min。求：(1)磁盘组的总存储容量是多少位(非格式化容量)?(2)最大数据传输率是每秒多少字节?(3)请提供一个表示磁盘信息地址的方案。解：(1)总容量每面容量X记录面数 每面容量某一磁道容量X磁道数 某磁道容量=磁道长X本道位密度，在本题中给出了最大位密度，即最内磁道的密度，并给出了内径，因此可计算出最内磁道的容量1600位/cm X22cmX3.14=110528B/道 磁道数=排列磁道的半径长X道密度 (33-22)cm/2X80道/cm=400道 最后得该磁盘组的 容量110528B/道X400道X522105

17、6000B(2)最大数据传输率=转速X某柱面的容量 =3600r/60s X 5 X某磁道容量 =331586400B/s(3)磁盘地址可参照32题，由磁盘面、柱面号、扇区号构成，扇区中又以数据块进行组织。由上述计算看出：盘面有5个，需3位，柱面有400个，需9位，扇区一般为9个，需要4位址，磁盘地址共由18位二进制构成。2.20 某磁盘存储器转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288字节，最小磁道直径为230mm，共有275道。请回答：(1)该磁盘存储器的容量是多少?(2)磁盘数据传输率是多少?(3)平均等待时间是多少?解：(1)磁盘容量4X12288B/道X

18、275道13516800B (2)传输率=3000转/60sXl2288614400B/s (3)平均等待时间1/2 X 1/转速1/2 X 60/3000 0.01s10 ms2.21 已知某软盘及驱动器的规格为单面，77道，4条控制磁道，73条数据磁道，每磁道26个扇区，128B/扇区，转速为360r/min，平均旋转等待时间：83ms，平均查找时间为17ms，数据传输率为256Kbit/s。问：(1)一张软盘的数据存储容量约为 (1)字节；(2)若把平均访问时间定为“平均查找时间+平均等待时间+1个扇区数据的传送时间”，则此软盘每个扇区的平均访问时间是 (2)ms。可供选择的答案：(1)

19、A.128K B.237K C250K D.47K E.512K (2)A.100 B.104 C128 D.600 E.612 解：(1)B (2)B 因为：(1)数据的存储容量=数据磁道数X每磁道扇区数X每扇区的字节数73X26X128/1024237K (2)对每个扇区的平均访问时间平均查找时间+平均等待时间+1个扇区数据的传送时间。前两个已在题中给出，只需计算1个扇区数据的传送时间。在题目中已知数据传输率是256Kbit/s，一个扇区有128B，即128X8bit，则一个扇区数据传送时间=128X8/256X1024=0.0039s3.9ms4ms，每个扇区的平均访问时间83+17+4

20、104ms。2.22 某磁盘存储器的转速为3000r/min，共4个盘面，道密度5道/英寸，每道记录信息为12288字节，最小磁道直径为230mm，共有275道。求：(1)该磁盘存储器的容量?(2)最高位密度和最低位密度?(3)磁盘的数据传输率?解：(1)磁盘容量275道X12288B/道X4=3516800B (2)最高位密度=12288B/道/最短磁道长度=12288B/道 /(3.14X230mm/道)=17B/m (3)最低位密度=12288B/道/最长磁道长度 =12288B/道/(3.14X(275X25.4/5-230/2)mm/道=3.11B/mm (4)数据传输率=12288

21、B=道X3000r/60s=614400B/s2.23 IBMPC/XT采用的5.25英寸双面磁盘，每面40磁道，每道9扇区，每扇区存储512个字节。试求其格式化容量。解：格式化容量=2X40X9X512=368640B=360KB2.24 、和 组成三级存储系统，分级的目的是为了 。解：Cache、主存储器、虚拟存储器、提高存储器的性能价格比。2.25 存储系统的层次结构可以解决什么问题？实现存储器层次结构的先决条件是什么？用什么度量？解：存储器层次结构可以提高计算机存储系统的性能价格比。即在速度方面接近最高级的存储器，在容量和价格方面接近最低级的存储器。实现存储器层次结构的先决条件是程序对

22、存储器访问的局部性。其度量方法主要是存储系统的命中率。2.26 在虚拟存储器中，术语物理空间和逻辑空间有何联系和区别?解：物理空间：实际地址对应的空间，也称“实存空间”；逻辑空间：程序员编程时可用的虚地址对应的地址空间，也称“虚存空间”。一般情况下，逻辑空间远远大于物理空间。物理空间是在运行程序时，计算机能提供的真正的主存空间；逻辑空间则是用户编程时可以运用的虚拟空间，程序运行时，必须把逻辑空间映射到物理空间。2.27 已知某程序中一条指令的逻辑地址为01FEOH，该系统使用页式虚拟存储器，页面大小1KB，该程序的页表起始地址为0011B；下列内存单元末4位的内容如表1.3.2所示。请指出该指

23、令的实地址码。表2.5 内存单元末4位的内容 地址末4位的内容007H300H307H000100111100解:在页式存储器管理中，为每个程序建立一张页表，记录虚页在主存中对应的实页号。程序中给出的地址是虚地址，要转换成实地址，必须通过查找该程序对应的页表，方可知对应的实页号。具体的转换过程如下：虚地址=01FE0H=0001 1111 11100 000B，页面大小为1K，故页内地址为10位，虚地址的低10位为页内地址1111100000，虚地址的剩余位则为虚页号，其页表地址为页表起始地址与虚页号的连接=001100000111307H，在内存单元307H中存放的字节中，后4位就是对应的实

24、页号，这条指令对应的实地址就是实页号与页内地址的连接11001111100000=33E0H。2.28 设主存储器容量为4MB，虚拟存储器容量为1GB(109B)，则虚拟地址和物理地址各为多少位?根据寻址方式计算出来的有效地址是虚拟地址还是物理地址?解：虚拟存储容量=1GB=230B，因此虚地址需要30位；主存容量4MB22X220B，因此实地址需要22位。程序中寻址方式计算出的有效地址是虚地址。2.29 假设可供用户程序使用的主存容量为100KB，而某用户的程序和数据所占的主存容量超过100KB，但小于逻辑地址所表示的范围，请问具有虚拟存储器与不具有虚拟存储器对用户有何影响?解：如果无虚拟存

25、储器，用户就要对程序进行准确分段，并要考虑哪段存放在主存，哪段放在辅存，何时从辅存调入主存，何时从主存调入辅存，主存空间如何分配，地址如何编写等，用户编程负担很重。如有虚拟存储器，用户就可不考虑上述问题，编程任务变得简化。2.30 在上题中，如果页面大小为4KB，页表长度为多少?解：若页面大小为4KB，则主存容量100KB便可分为25页，页表长度应当有25个字。2.31 从下列有关存储器的描述中选出正确的答案。(1)多体交叉存储器主要解决扩充容量问题。(2)在计算机中，存储器是数据传送的中心，但访问存储器的请求是由CPU或I/O发的。(3)在CPU中通常都设置若干个寄存器，这些寄存器与主存统一

26、编址。访问这些寄存器的指令格式与访问存储器是相同的。(4)Cache与主存统一编址，即主存空间的某一部分属于Cache。(5)机器刚加电时，Cache无内容，在程序运行过程中CPU初次访问存储器某单元时，信息由存储器向CPU传送的同时传送到Cache；当再次访问该单元时即可从Cache取得信息(假设没有被替换)。(6)在虚拟存储器中，辅助存储器与主存储器以相同的方式工作，因此允许程序员用比主存空间大得多的辅存空间编程。(7)Cache的功能全由硬件实现。(8)在虚拟存储器中，逻辑地址转换成物理地址是由硬件实现的，仅在页面失效时才由操作系统将被访问页面从辅存调到主存，必要时还要先把被淘汰的页面内

27、容写入辅存。(9)内存与外存都能直接向CPU提供数据。解：(2)、(5)、(7)正确，其余是错误的。(1)多体交叉存储主要是为了提高存取速度，增加存储器带宽。(3)机器中的寄存器常常是独立编址的，因此访问寄存器的指令格式与访问存储器的指令格式不同。(4)Cache是单独编址的，它不是主存的一部分，比主存的存取速度要快一个数量级。(6)在虚拟存储器中，之所以允许程序员用比主存空间大得多的辅助空间编程，并不是因为辅助存储器与主存的工作方式相同，而是因为在主存与辅存之间加了一级存储管理机制，由机器自动进行主辅存信息的调度。(8)在虚拟存储器中，主要通过存储管理软件来进行虚实地址的转换。(9)外存不能

28、直接向CPU提供数据，CPU需要数据时，向主存发出请求，若主存中无此数据，由存储管理软件从辅存中调入，然后再提供给CPU。2.32 使用高速缓冲存储器是为了解决 问题，存储管理主要由 实现。使用虚拟存储器是为了解决 问题，存储管理主要由 实现。后者在执行程序时，必须把映射到主存储器的 空间上，这个过程称为 。解：速度 硬件 容量 软件 逻辑地址 物理地址与虚实地址的转换。2.33 选择填空(1)Cache存储器的内容应与主存储器的相应单元的内容 。A保持一致 B.可以不一致 C.无关(2)Cache存储器的速度应比从主存储器取数据速度 A快 B稍快 C相等 D慢(3)Cache存储器的内容是由

29、 调入的。A.操作系统 B执行程序时逐步(调入的)C指令系统设置的专用指令(4)虚拟存储器的逻辑地址位数比物理地址 。A多 B相等 C，少 解：(1)A。Cache中实际上是主存的一个副本，因此其内容必须与主存相应的内容保持一致。(2)A。Cache的作用就是为了提高存取速度，肯定要比主存速度快。(3)B。Cache中的内容的调入调出是由硬件实现的，在程序执行时逐步调入。(4)A。使用虚拟存储器就是要为程序员提供比物理空间大得多的虚拟编程空间，因此虚拟存储器的逻辑地址位数要比物理地址多。3.34 Cache与虚拟存储器在原理和功能方面有何相同和不同之处?解：Cache与虚拟存储器在原理和功能方

30、面存在相似之处，但有重要差别。相同之处：都利用了程序局部性原理，把程序划分为许多信息块，运行时能自动地把信息块从慢速存储器向快速存储器调度，信息块的调度都采用一定的替换策略以提高继续运行时的命中率。它们采用的地址变换、地址映象方式和替换算法是相同的。不同之处：Cache用于弥补主存与CPU之间的速度差异，而虚拟存储器则用来弥补主存容量的不足；Cache每次传送的信息块是定长的，且只有几十字节。虚拟存储器的信息块可以是定长的(页)，也可以是不定长的(段)，长度也比较大。CPU可直接访问Cache，但不能直接访问辅存。Cache与主存信息交换的过程全部由硬件实现，主存与辅存的信息交换则通过辅助硬件与存储管理软件来完成。2.35 能不能把Cache的容量扩大，然后取代现在的主存?解：从理论上讲，是可以取代的，但在实际应用时有如下两方面的问题：(1)存储器的性能价格比下降，用Cache代替主存，主存价格增长幅度大，在速度上比 带Cache的存储器提高不了多少。(2)用Cache做主存，则主存与辅存的速度差距加大，在信息调入调出时，需要更多的 额外开销，因此，从现实而言，难以用Cache取代主存。