成电工程硕士研究生入学复习资料.pptx

《成电工程硕士研究生入学复习资料.pptx》由会员分享，可在线阅读，更多相关《成电工程硕士研究生入学复习资料.pptx（54页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1 1 1 1数字电路数字电路主要内容：1、数制与编码、数制与编码2、逻辑代数、逻辑代数3、组合电路的分析与设计、组合电路的分析与设计4、时序电路的分析与设计、时序电路的分析与设计2 2 2 2对于一个具有p位整数，n位小数的r（r2）进制数D，有Dr = dp-1 . d1 d0 . d-1 . d-n1pniiird若若 r=2, r=2, 则则 D D2 212pniiidr 进制数左移1位相当于？r 制数数右移2位相当于？推广：推广： D D8 8 = d= d i i 8 8i i D D1616= d= d i i 16 16i i 数制与码制数制与码制r：基数：基数例：例：( 1

2、01( 1011.01.01 )1 )2 2 = ( )= ( )10 10 ( ( 4545) )1 10 0 = ( )= ( )2 23 3 3 3二进制二进制八进制，二进制八进制，二进制十六进制十六进制 方法：位数替换法方法：位数替换法A3B.0DA3B.0D1616 = ( )= ( )2 2 = ( ) = ( )8 8 常用按位计数制的转换常用按位计数制的转换F1C.AF1C.A1616 = ( )= ( )1010 4 4 4 4非十进制数的加法和减法非十进制数的加法和减法逢逢 r 进进 1（r 是基数）是基数）两个二进制数的算术运算两个二进制数的算术运算加法：进位加法：进位

3、1 + 1 = 10减法：借位减法：借位 10 1 = 1 11010+10111 = ? 11010+10111 = ?5 5 5 5有符号数的表示有符号数的表示原码原码最高有效位表示符号位（最高有效位表示符号位（ 0 = 正，正，1 = 负）负）零有两种表示（零有两种表示（+ 0、 0）n位二进制表示范围：位二进制表示范围： ( 2n-1 1) + ( 2n-1 1) 补码补码n位二进制表示范围：位二进制表示范围： 2n-1 + ( 2n-1 1) 零只有一种表示零只有一种表示反码反码6 6 6 6二进制的原码、反码、补码二进制的原码、反码、补码正数的原码、反码、补码表示相同正数的原码、反

4、码、补码表示相同负数的原码表示负数的原码表示：符号位为符号位为 1负数的反码表示：负数的反码表示： 符号位不变，其余在原码基础上按位取反符号位不变，其余在原码基础上按位取反 在在 |D| 的原码基础上按位取反（包括符号位）的原码基础上按位取反（包括符号位）负数的补码表示：反码负数的补码表示：反码 + 1MSBMSB的权是的权是2n 1有符号数的表示有符号数的表示 ( 11010 ) ( 11010 )补补 = ( )= ( )10107 7有符号数的表示有符号数的表示符号数改变符号：符号数改变符号：1.改变符号意味着符号数发生变化，相当于在原来的符号数改变符号意味着符号数发生变化，相当于在原来

5、的符号数前面加一个负号（前面加一个负号（-）；）；2.符号数变化可以按三种表达方式（码制）变化：符号数变化可以按三种表达方式（码制）变化：3.原码表达原码表达 改变最高位（符号位）；改变最高位（符号位）；4.反码表达反码表达 改变每一位；（取反）改变每一位；（取反）5.补码表达补码表达 改变每一位，然后在最低位加改变每一位，然后在最低位加1；（取补）；（取补）6.注意：取补操作忽略最高位的进位（保持位数不变）注意：取补操作忽略最高位的进位（保持位数不变）。7 78 8有符号数的表示有符号数的表示例：例：-2310=（ ）7位原码位原码=（ ）8位补码位补码例：例：已知已知X补补=010100，

6、 Y补补=101010 ，求，求(X/2)8位补位补码码， (Y/2) 8位补位补码码， (-X) 8位补位补码码， (-Y) 8位补位补码码， (-2Y) 8位补位补码码8 89 99 9加法：按普通二进制加法相加加法：按普通二进制加法相加减法：将减数求补，再相加减法：将减数求补，再相加溢出溢出对于二进制补码，加数的符号相同，和的符号对于二进制补码，加数的符号相同，和的符号与加数的符号不同。与加数的符号不同。二进制补码的加法和减法二进制补码的加法和减法1010已知已知8 位二进制数位二进制数A、B 的补码表达为的补码表达为A补补=10110100, B补补=00100111；则则A-B补补=

7、（ ）。）。 A）11011011 B）11001101 C）01110011 D）100011011010二进制补码的加法和减法二进制补码的加法和减法-A+B补=（ ）对对100 个符号进行二进制编码，至少需要（个符号进行二进制编码，至少需要（ ）位二进制编）位二进制编码。码。 A）6 B) 7 C) 8 D) 9 11 11二进制编码二进制编码n位二进制串可以表达最多位二进制串可以表达最多2n种不同的对象；表达种不同的对象；表达m种不同对象至少需要种不同对象至少需要 多少多少位二进制数据串位二进制数据串？编码与数制的区别。编码与数制的区别。 在数制表达中，二进制串表达具体数量，可以比较大小

8、，小数点前的MSB和小数点后的LSB的0通常可以去掉（有符号数除外）；在码制表达中，二进制串表达的是对象的名称，不能比较大小，MSB和LSB的0不能去掉。11 11mlogm22bb1212二进制编码二进制编码BCD码码 十进制数的二进制编码。十进制数的二进制编码。常用的：常用的：1）有权码：）有权码：8421，2421 对应关系对应关系？2）无权码：余）无权码：余3码码例：例： 47.810 = ?8421BCD= ?2421BCD= ?余余3码码 10001001.00118421BCD=?1012121313二进制编码二进制编码奇偶校验码（可靠性编码）奇偶校验码（可靠性编码）奇校验和偶校

9、验的概念奇校验和偶校验的概念例：若采用奇校验，信息码为例：若采用奇校验，信息码为01111011 的监的监督码元为（督码元为（ ）。）。 偶校验？偶校验？131314141414数字电路数字电路主要内容：1、数制与编码、数制与编码2、逻辑代数、逻辑代数3、组合电路的分析与设计、组合电路的分析与设计4、时序电路的分析与设计、时序电路的分析与设计1三种基本运算：与、或、非。 运算的优先顺序 例： ，当A=0，B=0，C=0时，求F的值。2复合逻辑运算（电路符号） 与非运算： 或非运算 与或非运算 异或运算（性质） 同或运算 1515逻辑代数中的运算逻辑代数中的运算CBAF )(已知有二输入逻辑门，

10、输入已知有二输入逻辑门，输入A、B 与与输出输出F, 若满足若满足A=1, B=1 时时, F=0，则，则A , B 与与F 之间的逻辑关系可能是之间的逻辑关系可能是( )。 A）异或）异或 B）同或）同或 C） 与非与非 D）或非）或非1616逻辑代数中的定理逻辑代数中的定理1基本公式基本公式证明方法： 完全归纳法（穷举） 递归法 2异或、同或逻辑的公式异或、同或逻辑的公式偶数个变量的“异或”和“同或”互补。奇数个变量的“异或”和“同或”相等。多个常量异或时，起作用的是“1”的个数，有奇数个“1”，结果为“1”。多个常量同或时，起作用的是“0”的个数，有偶数个“0”，结果为“1”。16161

11、000个个“1”和和999个个“0”异或后再与异或后再与999个个“0”同同或，结果是或，结果是 。17171717几点注意几点注意不存在变量的指数不存在变量的指数 AAA A3允许提取公因子允许提取公因子 AB+AC = A(B+C)没有定义除法没有定义除法 if AB=BC A=C ? 没有定义减法 if A+B=A+C B=C ?A=1, B=0, C=0AB=AC=0, ACA=1, B=0, C=1错！错！1818逻辑代数中的基本规则逻辑代数中的基本规则1818代入定理： 在含有变量 X 的逻辑等式中，如果将式中所有出现 X 的地方都用另一个函数 F 来代替，则等式仍然成立。XY +

12、 XY = X(A+B)(A(B+C) + (A+B)(A(B+C) = (A+B)19191919反演规则：反演规则：与与或，或，0 1，变量取反，变量取反遵循原来的运算优先次序遵循原来的运算优先次序不属于单个变量上的反号应保留不变不属于单个变量上的反号应保留不变对偶规则对偶规则与与或；或；0 1变换时不能破坏原来的运算顺序（优先级）变换时不能破坏原来的运算顺序（优先级）对偶原理对偶原理若两逻辑式相等，则它们的对偶式也相等若两逻辑式相等，则它们的对偶式也相等逻辑代数中的基本规则逻辑代数中的基本规则2020逻辑代数中的基本规则逻辑代数中的基本规则2020例：写出下面函数的对偶函数和反函数例：写

13、出下面函数的对偶函数和反函数 F = ( A(B+C) + (C+D) )+AD正逻辑约定和负逻辑约定互为对偶关系一个电路，在正逻辑下的逻辑函数为一个电路，在正逻辑下的逻辑函数为AB+CD，则在负逻辑下，其对应的逻辑函数为则在负逻辑下，其对应的逻辑函数为( )。2121逻辑函数的表示方法逻辑函数的表示方法一个逻辑函数可以有5种不同的表示方法：真值表、逻辑表达式、逻辑图、波形图和卡诺图。要求：能够进行相互转换。要求：能够进行相互转换。 比如：写出某逻辑函数的真值表； 画出某函数的逻辑电路图； 已知某电路的波形图，写出该电路的真值表；212122222222逻辑函数的标准表示法逻辑函数的标准表示法

14、最小项最小项 n变量最小项是具有变量最小项是具有n个因子的标准乘积项个因子的标准乘积项n变量函数具有变量函数具有2n个最小项个最小项全体最小项之和为全体最小项之和为1任意两个最小项的乘积为任意两个最小项的乘积为0ABCABCABCABCABCABCABCABC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1AB C乘积项23232323逻辑函数的标准表示法逻辑函数的标准表示法最大项最大项 n变量最大项是具有变量最大项是具有n个因子的标准和项个因子的标准和项n变量函数具有变量函数具有2n个最大项个最大项全体最大项之积为全体最大项之积为0任意两个最大项的和为任意两个

15、最大项的和为1A+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1AB C求和项24242424ABCABCABCABCABCABCABCABC最 小 项m0m1m2m3m4m5m6m70 0 0 00 0 1 10 1 0 20 1 1 31 0 0 41 0 1 51 1 0 61 1 1 7ABC编号A+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CM0M1M2M3M4M5M6M7最 大 项 例：四个变量可以构成例：四个变量可以构成( )个最小项，它们

16、之和个最小项，它们之和是是( )。最小项。最小项m5和和m10相与的结果为（相与的结果为（ ）。）。 例：例：n个变量构成的所有最小项之和等于（个变量构成的所有最小项之和等于（ ）；）；n 个变量所构成的所有最大项之积等于（个变量所构成的所有最大项之积等于（ ）。）。25252525最大项与最小项之间的关系最大项与最小项之间的关系11101001G0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 0A B CF(ABC) = A+B+CMi = mi)6 , 5 , 3(,CBAF )7 , 4 , 2 , 1 , 0(,CBAF m

17、i = Mi)6 , 5 , 3(,FGCBA 标号互补26262626最大项与最小项之间的关系最大项与最小项之间的关系、 Mi = mi ； mi = Mi ；、一个n变量函数，既可用最小项之和表示， 也可用最大项之积表示。两者下标互补。、某逻辑函数 F，若用 P项最小项之和表示， 则其反函数 F 可用 P 项最大项之积表示， 两者标号完全一致。2727已知逻辑函数已知逻辑函数 F=A+BC， 则与该函数对应的则与该函数对应的最小项列表表达式为最小项列表表达式为F(A,B,C)= ( ) ，最，最大项列表表达式为大项列表表达式为F(A,B,C)= ( ) DCBAF,)14, 9 , 7 ,

18、 5 , 4 , 2(2例：写出下列函数的反函数和对偶函数：例：写出下列函数的反函数和对偶函数：最大项与最小项之间的关系最大项与最小项之间的关系2828逻辑函数的化简逻辑函数的化简什么是最简什么是最简 项数最少项数最少 每项中的变量数最少每项中的变量数最少卡诺图化简公式法化简2929公式法化简公式法化简并项法：并项法： 利用利用 AB+AB=A(B+B)=A吸收法：吸收法： 利用利用 A+AB=A(1+B)=A消项法：消项法： 利用利用 AB+AC+BC = AB+AC消因子法：利用消因子法：利用 A+AB = A+B配项法：配项法： 利用利用 A+A=A A+A=13030卡诺图化简卡诺图化

19、简步骤：步骤：填写卡诺图填写卡诺图圈组：找出可以合并的最小项圈组：找出可以合并的最小项保证每个圈的范围尽可能大、圈数尽可能少保证每个圈的范围尽可能大、圈数尽可能少方格可重复使用，但不要重叠圈组方格可重复使用，但不要重叠圈组读图：写出化简后的各乘积项读图：写出化简后的各乘积项消掉既能为消掉既能为0也能为也能为1的变量的变量保留始终为保留始终为0或始终为或始终为1的变量的变量积之和形式：积之和形式： 0 反变量反变量 1 原变量原变量思考：和之积形式？思考：和之积形式？3131最小积之和：圈最小积之和：圈1最小和之积：圈最小和之积：圈0；F取非后圈取非后圈1再取非。再取非。例：求例：求F1的最简与

20、或表达式的最简与或表达式例：求例：求F F的积之和的最简式及和之积的最简式。的积之和的最简式及和之积的最简式。 ZYXWF,)15, 41 , 11 , 8 , 6 , 5 , 4 , 1 , 0(1卡诺图化简卡诺图化简, ,(0,1,4,5,6,7,9,10,13,14,15)A B C DF 32323232某一逻辑函数真值表确定后，下面描述该函数逻辑功能某一逻辑函数真值表确定后，下面描述该函数逻辑功能的方法中，具有唯一性的是（的方法中，具有唯一性的是（ ）。）。A) 该逻辑函数的最简与或式该逻辑函数的最简与或式 B) 该逻辑函数的积之和标准型该逻辑函数的积之和标准型C) 该逻辑函数的最简

21、或与式该逻辑函数的最简或与式 D) 该逻辑函数的和之积式该逻辑函数的和之积式卡诺图化简卡诺图化简对于一个逻辑函数，下列哪个说法是正确的（对于一个逻辑函数，下列哪个说法是正确的（ )。 a) 最简表达式可能是和之积也可能是积之和形式最简表达式可能是和之积也可能是积之和形式 b) 最简表达式就是最简积之和表达式最简表达式就是最简积之和表达式 c) 最简表达式就是最简和之积表达式最简表达式就是最简和之积表达式 d) 最简积之和与最简和之积一样简单最简积之和与最简和之积一样简单3333非完全描述逻辑函数及其化简无关项无关项 约束项：不可能出现的取值组合所对应的最小项；约束项：不可能出现的取值组合所对应

22、的最小项； 任意项：出现以后函数的值可任意规定的取值组合所对任意项：出现以后函数的值可任意规定的取值组合所对应的最小项；应的最小项； 无关项：约束项和任意项的统称。无关项：约束项和任意项的统称。非完全描述逻辑函数非完全描述逻辑函数 具有无关项的逻辑函数具有无关项的逻辑函数33333434 非完全表述逻辑函数的化简非完全表述逻辑函数的化简 无关项既可以作为无关项既可以作为“0”处理，也可以当作处理，也可以当作“1”处理处理 注意注意：卡诺图画圈时圈中不能全是无关项；不必为：卡诺图画圈时圈中不能全是无关项；不必为圈无关项而画圈。圈无关项而画圈。例：例：F=AD+BCD+ABCD，输入约束条件，输入

23、约束条件AB+AC=0最小积积？最小和？3434非完全描述逻辑函数及其化简DCBAdF,)15,14,13,12,11,10(9 , 8 , 7 , 5 , 3 , 1 , 035353535数字电路数字电路主要内容：1、数制与编码、数制与编码2、逻辑代数、逻辑代数3、组合电路的分析与设计、组合电路的分析与设计4、时序电路的分析与设计、时序电路的分析与设计3636组合电路的设计组合电路的设计问题问题描述描述逻辑逻辑抽象抽象选定选定器件器件类型类型函数化简函数化简电路处理电路处理函数函数式变换式变换电路电路实现实现真值表真值表或或函数式函数式用门电路用门电路用用MSIMSI组合组合电路或电路或P

24、LDPLD3737举举 例例)7 , 5 , 4 , 2(),(ZYXFEDCBAG,)23,21,19, 7 , 3 , 1 (用74x138实现EABCDEABCDECDABEBCDAECDBAF3838例例设设X、Z均为三位二进制数，均为三位二进制数，X为输入，为输入，Z为输为输出。要求二者之间有以下关系：出。要求二者之间有以下关系： 当当3 X 6时，时，Z=X+1; 当当X 6时，时，Z=3。用一片用一片38译码器译码器74x138和少量门实现该电路。和少量门实现该电路。举举 例例3939举举 例例设计一个四舍五入电路，输入设计一个四舍五入电路，输入A3A2A1A0 为为8421BC

25、D 码，表示一个十进制数码，表示一个十进制数X，F 为输出。当为输出。当X5 时，时，F=1；X5 时，时，F=0。用与或两级门电路实现下面电路功能用与或两级门电路实现下面电路功能二选一多路复用器（Y=SD1+SD0）4040冒险产生原因：产生原因：静态冒险：静态冒险：静态1型冒险：或门输入端同时向相反方向变化，导致0尖峰。逻辑表达：A+A；静态0型冒险：与门输入端同时向相反方向变化，导致1尖峰。 逻辑表达：AA；判断方法：判断方法：（对与或结构电路中的静态1型冒险）卡诺图中的相切现象：若某一“与项”中的一个最小项与另一“与项”中的一个最小项相邻，则可能会出现冒险； 消除：消除： 对于相切边界

26、，增加一致项（冗余项），消除相切现象；将上述相邻的最小项合并为新的“与项”，则可起到抑制冒险的作用；404041411) 写出下面电路的逻辑表达式；写出下面电路的逻辑表达式；2）找出电路的所有静态冒险。）找出电路的所有静态冒险。按照逻辑式 实现的电路存在静态冒险，能够实现同样功能的无冒险电路对应的逻辑表达式为 。BCADCAF42424242数字电路数字电路主要内容：1、数制与编码、数制与编码2、逻辑代数、逻辑代数3、组合电路的分析与设计、组合电路的分析与设计4、时序电路的分析与设计、时序电路的分析与设计若若JK 触发器原态为触发器原态为“1”，控制输入，控制输入J=K=1，当有效时钟作用后状

27、态当有效时钟作用后状态Q*=（ ）。）。 4444时钟同步状态机结构时钟同步状态机结构 下一下一 状态状态 逻辑逻辑 F 状态状态 存储器存储器 时钟时钟 输出输出 逻辑逻辑 G 输入输入输出输出 时钟时钟信号信号 激励激励 当前状态当前状态下一状态：下一状态：F（当前状态，输入）（当前状态，输入）输出：输出：G（当前状态，输入）（当前状态，输入）组合组合电路电路状态存储器：由激励信号得到下一状态状态存储器：由激励信号得到下一状态激励方程激励方程驱动方程驱动方程输出方程输出方程转移方程转移方程MEALY（米立）型（米立）型MOORE（摩尔）型（摩尔）型45454545试分析下图所示电路的逻辑功

28、能。试分析下图所示电路的逻辑功能。1.分析时钟同步状态机。写出激励方程式、输出方程式、转移分析时钟同步状态机。写出激励方程式、输出方程式、转移表，以及状态表，以及状态/输出表。（状态输出表。（状态Q1 Q2=0011使用状态名使用状态名AD）。）。2.假设机器的起始状态为假设机器的起始状态为00，请写出当输入，请写出当输入X=110011时的输出时的输出序列序列Z。46464646 用用D D触发器设计一个时钟同步状态机，它的状态触发器设计一个时钟同步状态机，它的状态/ /输输出表如下表所示。使用两个状态变量（出表如下表所示。使用两个状态变量（Q1Q1和和Q2Q2），），状态赋值为状态赋值为A

29、=00A=00，B=11B=11，C=10C=10，D=01D=01。写出转换写出转换表、激励方程式和输出方程式，画出电路图。表、激励方程式和输出方程式，画出电路图。 SX01AB，1C，0BD，0A，0CB，1C，1DD，1A，0 S*，Z时钟同步状态机设计时钟同步状态机设计47474747计数器：计数器：例：在某计数器的输出端观察到下图所示的波形，试例：在某计数器的输出端观察到下图所示的波形，试确定该计数器的模。确定该计数器的模。 某自然二进制加法计数器，其模为某自然二进制加法计数器，其模为1616，初始状态为，初始状态为00000000，则经过，则经过20082008个有效计数脉冲后，计

30、数器的个有效计数脉冲后，计数器的状态为（状态为（ ）。）。 (a) 0110 (b) 0111 (c) 1000 (d)1001 (a) 0110 (b) 0111 (c) 1000 (d)1001 48484 4位二进制计数器位二进制计数器7474x163x16374x163的功能表的功能表01111CLK工作状态工作状态同步清零同步清零同步置数同步置数保持保持保持保持, ,RCO=0计数计数CLR_L LD_L ENP ENT0111 0 1 0 1 174x161异步清零异步清零计数器芯片计数器芯片4949分析下面电路的模为多少？分析下面电路的模为多少？ CLKCLRLDENPENTA

31、QAB QBC QCD QD RCO74x16301+5VCLOCK模模12计数器计数器QD：12分频分频占空比占空比5050505050移位寄存器计数器移位寄存器计数器D0 = F ( Q0 , Q1 , , Qn-1 )反反 馈馈 逻逻 辑辑D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF3一般结构：一般结构：51515151计数器：计数器：用移位寄存器实现。用移位寄存器实现。环形、扭环形。环形、扭环形。要实现一个模为要实现一个模为8 8的计数器，至少需要（的计数器，至少需要（ ）个触发器；）个触发器；若用环形计数器实现，需要（若用环形计数器实现

32、，需要（ ）位移位寄存器，或用）位移位寄存器，或用（ ）位移位寄存器构成的扭环形计数器实现。）位移位寄存器构成的扭环形计数器实现。n n个触发器构成的最大长度线性移位寄存器型计数器个触发器构成的最大长度线性移位寄存器型计数器（LFSRLFSR），其计数长度为（），其计数长度为（ ）。）。4 4级扭环形计数器（级扭环形计数器（Johnson CounterJohnson Counter）的状态转换图中无效状）的状态转换图中无效状态有（态有（ ）个。）个。52525252序列检测器：序列检测器：试画出试画出1101序列检测器的状态图或状态表。（可重叠，不序列检测器的状态图或状态表。（可重叠，不可重

33、叠）可重叠）（MEALY型，型，MOORE型）型）设计一个设计一个MEALY 型序列检测器，它有型序列检测器，它有1 个输入个输入x 和一个输出和一个输出z，当且仅当输入，当且仅当输入x是是1111 或或1001 时，输出时，输出z 为为1；否则；否则z=0。序列允许重叠。画出该电路的状态转换图。序列允许重叠。画出该电路的状态转换图。例如：例如： x：0 1 0 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 z：0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 1 153535353序列发生器序列发生器 用于产生一组特定的串行数字信号计数器计数器+组合电路组合电路反

34、馈移位寄存器反馈移位寄存器例：用一片例：用一片74X16374X163和一片和一片7474X151X151及一个逻辑门电及一个逻辑门电路设计路设计10010111001011序列发生器。序列发生器。例 ： 使 用 移 位 寄 存 器 产 生 重 复 序 列 信 号例 ： 使 用 移 位 寄 存 器 产 生 重 复 序 列 信 号“1000001”1000001”，移位寄存器的级数至少为（，移位寄存器的级数至少为（ ）。）。5454试用试用4位双向移位寄存器位双向移位寄存器74x194设计完成一个频率相设计完成一个频率相同的四相脉冲发生器，四相脉冲同的四相脉冲发生器，四相脉冲Q3、Q2、Q1、Q0输出波形如图所示。输出波形如图所示。（2011年考研题）年考研题）用扭环型计数器实现