锁存器与触发器各详解 (2)幻灯片.ppt

《锁存器与触发器各详解 (2)幻灯片.ppt》由会员分享，可在线阅读，更多相关《锁存器与触发器各详解 (2)幻灯片.ppt（69页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、锁存器与触发器各详解1第1页，共69页，编辑于2022年，星期三相关知识回顾：组合电路：组合电路：不含记忆元件不含记忆元件、无反馈、无反馈、输出与原来状态无关。、输出与原来状态无关。本章任务：锁存器和触发器：锁存器和触发器：本章重点：通过学习锁存器、触发器，通过学习锁存器、触发器，建立时序的概念建立时序的概念;各类触发器的逻辑功能和触发方式。各类触发器的逻辑功能和触发方式。各类触发器的逻辑功能和触发方式。各类触发器的逻辑功能和触发方式。是记忆元件是记忆元件、有反馈、有反馈、输出与原来状态有关。、输出与原来状态有关。锁存器和触发器分类。锁存器和触发器分类。锁存器和触发器外部逻辑功能、触发方式。锁

2、存器和触发器外部逻辑功能、触发方式。2第2页，共69页，编辑于2022年，星期三2、特点：、特点：锁存器和触发器是具有记忆功能的基本逻辑单元，锁存器和触发器是具有记忆功能的基本逻辑单元，能够存储一位能够存储一位二进制信息。二进制信息。n有两个能够保持的稳定状态，分别用来表示逻辑有两个能够保持的稳定状态，分别用来表示逻辑0 0和逻辑和逻辑1 1。n在适当输入信号作用下，可从一种状态翻转到另一种状态；在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。在输入信号取消后，能将获得的新状态保存下来。1、锁存器和触发器、锁存器和触发器5.1 概述概述锁存器和触

3、发器是构成时序逻辑电路的基本单元。锁存器和触发器是构成时序逻辑电路的基本单元。3第3页，共69页，编辑于2022年，星期三5.2 基本基本RS锁存器锁存器2、电路结构：由两个、电路结构：由两个“或非或非”门构成的门构成的R-S锁存器电路图锁存器电路图1、逻辑符号、逻辑符号 由门电路组成的，它由门电路组成的，它与组合逻辑电路的根本区与组合逻辑电路的根本区别在于，电路中有反馈线，别在于，电路中有反馈线，即门电路的输入、输出端即门电路的输入、输出端交叉耦合。交叉耦合。1 R、S为触发脉冲输入端，为触发脉冲输入端，R为复位（为复位（Reset）端，）端，S为置位（为置位（Set）端）端Q、Q 为两个互

4、补的输出端为两个互补的输出端4第4页，共69页，编辑于2022年，星期三10113、工作原理、工作原理（1）S=0，R=1时时 输出状态为输出状态为0，R高电平有效，高电平有效，使锁存器置使锁存器置0（复位）。（复位）。R 为复位端，为复位端，Reset。10当当Q=1Q=1时时,称为锁存器的称为锁存器的1 1状态，状态，当当Q=0Q=0时时,称为锁存器的称为锁存器的0 0状态。状态。0111（2）S=1，R=0时，时，输出状态为输出状态为1，S高电平有效高电平有效,使锁存器置使锁存器置1（置位）（置位）。S 为置位端为置位端Set。015第5页，共69页，编辑于2022年，星期三111100

5、010010 S=0，R=0，Q=0：=1两个稳定状态：两个稳定状态：S=0，R=0，Q=1：=03）S=R=0时时 Q 和和 Q 互锁，保持不变。互锁，保持不变。这是锁存器的特点：当输入处于某一状态时，输出保持。这是锁存器的特点：当输入处于某一状态时，输出保持。锁存器的存储记忆功能第6页，共69页，编辑于2022年，星期三111100R、S同时变为0时，输出不稳定。（4）R=S=1不允许，不允许，因为：因为：Q=Q =0 不符合逻辑。不符合逻辑。当当 R和和 S同时由同时由 1 变变 0 时，时，次态不定。次态不定。RS RS=0 (=0 (约束条件约束条件)7第7页，共69页，编辑于202

6、2年，星期三SRQ00不变01010111不定功能表功能表RS RS=0=0(约束条件约束条件)Q Qn n为锁存器的原状态（现态）为锁存器的原状态（现态）Q Qn+1n+1为锁存器的新状态（次态）为锁存器的新状态（次态）8第8页，共69页，编辑于2022年，星期三4、波形图、波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图SRQQ置置1置置0置置1保保持持不不允允许许置置1不不允允许许不不确确定定9第9页，共69页，编辑于2022年，星期三5、与非门组成的基本、与非门组成的基本RS锁存器锁存器10第10页，共69页，编辑于

7、2022年，星期三 这种触发器的触发信号是这种触发器的触发信号是低电平有效，低电平有效，因此在逻辑符因此在逻辑符号的输入端处有小圆圈。号的输入端处有小圆圈。11第11页，共69页，编辑于2022年，星期三基本锁存器的特点总结基本锁存器的特点总结由于反馈线的存在，无论是复位还是置位，有效信号只需由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即要作用很短的一段时间，即“一触即发一触即发”有两个互补的输出端，有两个稳定的状态有两个互补的输出端，有两个稳定的状态有复位（有复位（Q=0Q=0）、置位（）、置位（Q=1Q=1）、保持原状态三种功能）、保持原状态三种功能 R R为复

8、位输入端，为复位输入端，S S为置位输入端，可以是低电平有效，也可为置位输入端，可以是低电平有效，也可以是高电平有效，取决于锁存器的结构以是高电平有效，取决于锁存器的结构12第12页，共69页，编辑于2022年，星期三5.3 门控锁存器门控锁存器1、门控、门控 RS锁存器锁存器 门控门控RS锁存器是在基本锁存器的基础上增加两个与门锁存器是在基本锁存器的基础上增加两个与门G3和和G4，由锁存使能信号，由锁存使能信号E控制。控制。E=0 时，时，G3和和G4 被封锁，被封锁，Q3和和Q4都为都为 0，S、R端的端的电平不影响输出，电平不影响输出，基本锁存基本锁存器保持器保持；E=1 时，时，G3和

9、和G4开放，开放，输出由输出由S、R决定，决定，完成基本完成基本锁存器的功能锁存器的功能。n电路结构和工作原理电路结构和工作原理11EEG4G313第13页，共69页，编辑于2022年，星期三 （不定）（不定）1 11（置（置1）1 00（置（置0）0 1 Qn（保持）（保持）0 0Q n+1S RRS RS=0=0(约束条件约束条件)E=1 时时E第14页，共69页，编辑于2022年，星期三不变不变不变不变不变不变置1置0置1置0不变n功能波形图功能波形图E15第15页，共69页，编辑于2022年，星期三2、门控、门控D锁存器锁存器CPDQ 逻辑门控逻辑门控 保证SR不同时为116第16页，

10、共69页，编辑于2022年，星期三D触发器状态表触发器状态表D Qn+1 0101传输门控传输门控D锁存器，常用型号八锁存器，常用型号八D锁存器锁存器74373。17第17页，共69页，编辑于2022年，星期三3、门控锁存器存在的问题、门控锁存器存在的问题空翻空翻 由于在由于在E=1E=1期间，都能接收期间，都能接收R R、S S信号，此时如信号，此时如R R、S S发生多次发生多次变化，锁存器的状态也可能发生多次翻转，这种现象叫做变化，锁存器的状态也可能发生多次翻转，这种现象叫做空翻空翻。E18第18页，共69页，编辑于2022年，星期三5.4 5.4 主从触发器主从触发器1、主从、主从RS

11、触发器触发器主锁存器从锁存器111119第19页，共69页，编辑于2022年，星期三主从触发器的逻辑结构为主从结构，分别由两个互主从触发器的逻辑结构为主从结构，分别由两个互补的时钟控制。补的时钟控制。20第20页，共69页，编辑于2022年，星期三CP=1CP=1时，主锁存器工作，时，主锁存器工作，S S、R R影响主锁存器的输影响主锁存器的输出出Q Q（信息写入主锁存器），但信息写入主锁存器），但从锁存器禁止，从锁存器禁止，状态不变；状态不变；CPCP时，时，从锁存器工作，从锁存器工作，在此刻之前主锁存器的在此刻之前主锁存器的输出输出Q Q如发生了变化，从锁存器如发生了变化，从锁存器CPCP

12、有效时，其输出有效时，其输出将产生相应的变化；将产生相应的变化；工作原理工作原理（主锁存器工作，从锁存器保持）（主锁存器工作，从锁存器保持）（从锁存器向主锁存器看齐）（从锁存器向主锁存器看齐）21第21页，共69页，编辑于2022年，星期三 CP=0CP=0时，主锁存器禁止，时，主锁存器禁止，S S、R R不影响不影响Q Q,从锁存器从锁存器输入信号不变，其输出稳定后不再变化。输入信号不变，其输出稳定后不再变化。触发器的总输出触发器的总输出Q Q只在只在CPCP由由 1 1 变变 0 0 时刻可能发生时刻可能发生翻转，称之为下降沿触发。翻转，称之为下降沿触发。CPCP一旦变为一旦变为0 0后，

13、主锁存器被封锁，其状态不后，主锁存器被封锁，其状态不再受再受R R、S S影响，因此不会有空翻现象。影响，因此不会有空翻现象。特点特点22第22页，共69页，编辑于2022年，星期三 （不定）（不定）1 11（置（置1）1 00（置（置0）0 1 Qn（保持）（保持）0 0Q n+1S RCP在在RS锁存器中，必须限制输入锁存器中，必须限制输入R和和S同时为的出现，同时为的出现，这给使用带来不便。为了从根本上消除这种情况，可这给使用带来不便。为了从根本上消除这种情况，可将将RS锁存器接成锁存器接成JK锁存器。锁存器。23第23页，共69页，编辑于2022年，星期三.从锁存器主锁存器RS CPF

14、从从QQQ CPF主主JK反馈线互补时互补时钟控制钟控制主、从主、从触发器触发器不能同不能同时翻转时翻转1.CP CP2、主从触发器、主从触发器第24页，共69页，编辑于2022年，星期三主主锁锁存存器器从从锁锁存存器器25第25页，共69页，编辑于2022年，星期三.1.CPCP RS CPF从从QQQ CPF主主JK工作原理工作原理工作原理工作原理0101F主打开F主主状态由状态由J、K决定，接收信号决定，接收信号并暂存。并暂存。F从封锁F从从状态保持状态保持不变。不变。01CP第26页，共69页，编辑于2022年，星期三1.1.CPCP RS CPF从从QQQ CPF主主JK010状态保

15、持不变。状态保持不变。从触发器的状态取决于从触发器的状态取决于主触发器，并保持主、主触发器，并保持主、从状态一致，因此称之从状态一致，因此称之为主从触发器。为主从触发器。F从打开F主封锁1CP0第27页，共69页，编辑于2022年，星期三1.1.CPCP RS CPF从从QQQ CPF主主JK0CP高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求要求CP高电平期间高电平期间J、K的的状态保持不变。状态保持不变。CP下降沿()触发器触发翻转（F从状态与F主状态一致）。CP低电平时低电平时,F主主封锁封锁J、K不不起作用起作用&第28页，共69页，编辑于2022年，星

16、期三.1.CPCP RS CPF从从QQQ CPF主主JK逻辑功能分析逻辑功能分析(1)J=1,K=1 设触发器原态为“0”态0101111001010状态不变状态不变10翻转为“1”态状态不变状态不变主从状态一致0011第29页，共69页，编辑于2022年，星期三.1.CPCP RS CPF从从QQQ CPF主主JK(1)J=1,K=1设触发器原态为“1”态为“？”状态思考思考翻转为“0”状态CPCP 1010110101001状态不变状态不变01状态不变状态不变主从状态一致0011第30页，共69页，编辑于2022年，星期三.1.CPCP RS CPF从从QQQ CPF主主JK(2)J=0

17、,K=1设触发器原态为“1”态011010010101001翻转为“0”态设触发器原态为“0”态为“？”态保持“0”态第31页，共69页，编辑于2022年，星期三.1.CPCP RS CPF从从QQQ CPF主主JK(3)J=1,K=0为“？”状态置为“1”状态第32页，共69页，编辑于2022年，星期三.1.CPCP RS CPF从从QQQ CPF主主JK(4)J=0,K=00100000保持原态保持原态保持原态保持原态保持原态第33页，共69页，编辑于2022年，星期三真真值值表表CP34第34页，共69页，编辑于2022年，星期三例：已知主从例：已知主从JKJK触发器触发器J J、K K

18、 的波形如图所示，画出输出的波形如图所示，画出输出Q Q的波形的波形图（设初始状态为图（设初始状态为0 0）J-K触发器的工作波形触发器的工作波形下降沿触发翻转下降沿触发翻转CPJKQ35第35页，共69页，编辑于2022年，星期三 在画主从触发器的波形图时，应注意以下两点：在画主从触发器的波形图时，应注意以下两点：（1 1）触发器的触发）触发器的触发翻转发生在时钟脉冲的触发沿翻转发生在时钟脉冲的触发沿（这里是（这里是下降沿）下降沿）（2 2）判断触发器）判断触发器次态的依据次态的依据是时钟脉冲是时钟脉冲下降沿前一瞬间输入下降沿前一瞬间输入端的状态端的状态36第36页，共69页，编辑于2022

19、年，星期三主从触发器的一次翻转现象主从触发器的一次翻转现象101001111001010010110主从触发器：主从触发器：CP=1,若若J、K多多次变化，触发器次变化，触发器的状态与真值表的状态与真值表不对应。不对应。对激励对激励信号要求严格。信号要求严格。触发器的状态与真值表不对应37第37页，共69页，编辑于2022年，星期三5.5 5.5 边沿触发器边沿触发器1、维持维持-阻塞阻塞D D触发器触发器边沿触发器：边沿触发器：上升沿触发或下降沿触发上升沿触发或下降沿触发，激励端的信激励端的信号在触发时间的前后几个延迟时间内保持不变，便可号在触发时间的前后几个延迟时间内保持不变，便可以稳定地

20、根据激励输入翻转。以稳定地根据激励输入翻转。RDDCP SDQQ逻辑符号逻辑符号38第38页，共69页，编辑于2022年，星期三由与非门构成的基本RS锁存器（低有效）0111Q111DDD111DDD状态不变状态不变触发器被封锁触发器被封锁39第39页，共69页，编辑于2022年，星期三(1)CP=0(1)CP=0时，时，Q Qn+1=Q Qn n，保持保持；(2)CP(2)CP到时，则到时，则 Q Qn+1=D，触发翻转；触发翻转；(3)CP=1(3)CP=1时，无论时，无论D D是否变化，是否变化，Q Qn+1n+1=Q=Qn n ，保持，保持(4)CP (4)CP 到时，则到时，则 Q

21、Qn+1n+1=Q=Qn n，保持，保持 工作原理工作原理 CP上升沿前接收信号，上升沿时触发器翻转，上升沿后输入 D不再起作用，触发器状态保持。40第40页，共69页，编辑于2022年，星期三例：例：D 触发器工作波形图触发器工作波形图CPDQ上升沿触发翻转上升沿触发翻转41第41页，共69页，编辑于2022年，星期三2、利用传输延迟的触发器利用传输延迟的触发器 两个与或非门构成的两个与或非门构成的SR锁存器作为触发器的输出，与非门构成锁存器作为触发器的输出，与非门构成触发器的输入电路，用来接收输入触发器的输入电路，用来接收输入J、K的值。在集成电路工艺上保的值。在集成电路工艺上保证证G3、

22、G4 的传输延迟时间大于的传输延迟时间大于SR锁存器的翻转时间。锁存器的翻转时间。42第42页，共69页，编辑于2022年，星期三 按照逻辑功能的不同特点，通常将时钟控制的触发按照逻辑功能的不同特点，通常将时钟控制的触发器分为器分为RS触发器、触发器、D触发器、触发器、JK触发器、触发器、T触发器等几种类触发器等几种类型。型。5.6 5.6 触发器逻辑功能及其描述触发器逻辑功能及其描述 逻辑功能描述即描述触发器的逻辑功能描述即描述触发器的次态次态与与原态原态、输入信号输入信号之间之间的逻辑关系，描述方法有的逻辑关系，描述方法有特性表（真值表）、特性方程、状态转移特性表（真值表）、特性方程、状态

23、转移图、波形图图、波形图等。等。n关于电路结构和逻辑功能关于电路结构和逻辑功能n关于触发方式及其表示方法关于触发方式及其表示方法43第43页，共69页，编辑于2022年，星期三 2、特征方程、特征方程 Q n+1D 3、状态转换图、状态转换图描述触发器的状态转换关系及描述触发器的状态转换关系及转换条件的图形称为状态图转换条件的图形称为状态图一、D触发器触发器1.D触发器状态真值表触发器状态真值表44第44页，共69页，编辑于2022年，星期三 二、二、JK触发器触发器1.JK触发器真值表触发器真值表 J K Qn Qn+1说明00000101保持（Qn+1=Qn）01001100置0（Qn+1

24、=0）10010111置1（Qn+1=1）11011110翻转（Qn+1=）第45页，共69页，编辑于2022年，星期三2.特征方程特征方程JK触发器的特征方程为触发器的特征方程为3、状态转换图、状态转换图46第46页，共69页，编辑于2022年，星期三三、三、T 触发器触发器 如如果果把把JK触触发发器器的的两两个个输输入入端端J和和K连连在在一一起起，并并把把这这个个连连在在一一起起的的输输入入端端用用T表表示示，这这样样就就构构成成了了T触发器。触发器。1.真值表真值表 TCPQQ47第47页，共69页，编辑于2022年，星期三2.特征方程特征方程T触发器的特征方程为触发器的特征方程为

25、3、状态转换图、状态转换图当当T触发器的输入控制端为触发器的输入控制端为T=1时，称为时，称为T触发器。触发器。T触发器的特性方程为：触发器的特性方程为：T=1T=1T=0T=048第48页，共69页，编辑于2022年，星期三四、四、RS触发器触发器1.状态真值表状态真值表49第49页，共69页，编辑于2022年，星期三RS 触发器功能表触发器功能表 S R QnQn+1说明00000101保持 Qn+1=Qn01001100置0Qn+1=010010111置1Qn+1=1110111不定50第50页，共69页，编辑于2022年，星期三2.特征方程特征方程RS触发器的特征方程为触发器的特征方程

26、为式中，式中，SR=0为约束项。为约束项。3、状态转换图、状态转换图51第51页，共69页，编辑于2022年，星期三n触发器功能的转换触发器功能的转换1.1.用用JK触发器转换成其他功能的触发器触发器转换成其他功能的触发器（1 1）JKD 分别写出分别写出JK触发器和触发器和D D触发器的特性方程触发器的特性方程比较得：比较得：画出逻辑图：画出逻辑图：52第52页，共69页，编辑于2022年，星期三（2 2）JKT（T）写出写出T触发器的特性方程：触发器的特性方程：与与JKJK触发器的特性方程比较，触发器的特性方程比较，得：得：J=T，K=T。令令T=1=1，即可得，即可得T触发器。触发器。5

27、3第53页，共69页，编辑于2022年，星期三2 2用用D触发器转换成其他功能的触发器触发器转换成其他功能的触发器（1 1）DJK写出写出D触发器和触发器和JK触发器的特性方程：触发器的特性方程：比较两式，得：比较两式，得：画出逻辑图。画出逻辑图。54第54页，共69页，编辑于2022年，星期三（2 2）DT 图（图（b）（3 3）DT图（图（c）55第55页，共69页，编辑于2022年，星期三n典型集成电路介绍典型集成电路介绍 双上升沿双上升沿D触发器触发器 56第56页，共69页，编辑于2022年，星期三 双下降沿双下降沿J-K触发器触发器 57第57页，共69页，编辑于2022年，星期三

28、例例1：时钟：时钟CP及输入信号及输入信号D 的波形如图所示的波形如图所示,试画试画 出各触发器输出端出各触发器输出端Q的波形的波形,设各输出端设各输出端Q的的 初始状态初始状态=0。5.7 5.7 应用举例应用举例58第58页，共69页，编辑于2022年，星期三Q1CPDQ2第59页，共69页，编辑于2022年，星期三例例2：时钟：时钟CP波形如图所示波形如图所示,试画出各触发器输出端试画出各触发器输出端Q的波形的波形,设设Q的初始状态的初始状态=0.第60页，共69页，编辑于2022年，星期三 CPQ1 Q261第61页，共69页，编辑于2022年，星期三例例3：时钟：时钟CP波形如图所示

29、波形如图所示,试画出各触发器试画出各触发器Q端的波端的波形形,设各输出端设各输出端Q的初始状态的初始状态Qn=0。62第62页，共69页，编辑于2022年，星期三 CPQ1 Q2第63页，共69页，编辑于2022年，星期三1.在应用触发器时，要特别注意在应用触发器时，要特别注意触发方式触发方式，否，否 则很容易造成整个数字系统工作不正常。则很容易造成整个数字系统工作不正常。2.边沿触发抗干扰能力强，且不存在空翻，应边沿触发抗干扰能力强，且不存在空翻，应 用较广泛。用较广泛。64第64页，共69页，编辑于2022年，星期三小结小结锁存器锁存器 基本基本SR锁存器锁存器 门控锁存器门控锁存器对脉冲

30、电平敏感对脉冲电平敏感65第65页，共69页，编辑于2022年，星期三2、根据逻辑功能、根据逻辑功能 RS触发器触发器 JK触发器触发器 D触发器触发器 T触发器触发器触发器触发器1、根据电路结构、根据电路结构主从触发器主从触发器维持阻塞触发器维持阻塞触发器利用传输延迟触发器利用传输延迟触发器对脉冲边沿敏感对脉冲边沿敏感66第66页，共69页，编辑于2022年，星期三触发器的触发方式触发器的触发方式电平触发方式电平触发方式（锁存器）（锁存器）：高、低电平触发高、低电平触发边沿触发方式边沿触发方式（触发器）（触发器）：上升沿、下降沿触发上升沿、下降沿触发CP低电平低电平触发：触发：CP高电平高电平触发：触发：CP下降沿下降沿触发：触发：CP上升沿上升沿触发：触发：1067第67页，共69页，编辑于2022年，星期三触发器的逻辑功能与描述方法总结触发器的逻辑功能与描述方法总结电路名称逻辑框图特性表 特性方程状态转移图RS触发器JK触发器D触发器T触发器68第68页，共69页，编辑于2022年，星期三重点：重点：触触发发器的功能、器的功能、触发器的应用触发器的应用 要求：要求：（1）触发器的概念）触发器的概念（2）触发方式）触发方式（3）触发器的逻辑功能）触发器的逻辑功能69第69页，共69页，编辑于2022年，星期三