政史地数电期末复习.pptx

《政史地数电期末复习.pptx》由会员分享，可在线阅读，更多相关《政史地数电期末复习.pptx（44页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、由集成单稳态触发器74121组成的延时电路及输入波形如图题所示。(1)计算输出脉宽的变化范围；(2)解释为什么使用电位器时要串接一个电阻。第1页/共44页第2页/共44页图为一通过可变电阻RW实现占空比调节的多谐振荡器，图中RW=RW1+RW2，试分析电路的工作原理，求振荡频率f和占空比q的表达式。第3页/共44页Page 图为一心律失常报警电路，图中vI是经过放大后的心电信号，其幅值vIm=4V。（1）对应vI分别画出图中vo1、vo2、vo三点的电压波形；（2）说明电路的组成及工作原理 第4页/共44页电路的组成及工作原理：第一级555定时器构成施密特触发器，将心律信号整形为脉冲信号；第二

2、级555定时器构成可重复触发的单稳态触发器，也称为失落脉冲捡出电路。当心律正常时，Vo1的频率较高，周期较短，使得VC不能充电至2/3Vcc，所以Vo2始终为高电平，Vo始终为低电平，发光二极管D1亮，D2不亮，表示心律正常；当心律异常时，脉冲间隔拉大，Vo1的的周期加长，可使VC充电至2/3Vcc，Vo2变为低电平，Vo变为高电平，发光二极管D2亮，D1不亮，表示心律失常。第5页/共44页第6页/共44页某存储器具有6条地址线和8条双向数据线，存储容量有多少位？指出64K 1存储系统至少需要几条地址线和数据线设存储器的起始地址全为0，试指出2K1存储系统的最高地址为多少？第7页/共44页用1

3、64位EPROM实现下列各逻辑函数，画出存储矩阵的连线图。第8页/共44页164位EPROM有四个地址输入端和四个数据输出端，可以实现四输入变量、四输出变量的逻辑函数。1.将逻辑函数展开为ABCD四变量逻辑函数的最小项表达式：第9页/共44页画出存储矩阵的连线图：ABCD四输入变量由EPROM的地址端输入，Y1Y2 Y3Y4四输出变量由EPROM的数据输出端引出。EPROM的与门阵列是固定的，或门阵列是可编程的，根据以上各式对或门阵列编程：表达式中包含的最小项，在或门阵列相应的位置上画点，否则不画。第10页/共44页 MCM6264是MOTOROLA公司生产的8k8位SRAM，该芯片采用28脚

4、塑料双列直插式封装，单电源5V供电。图题7.5给出了该芯片的管脚排列图和逻辑功能表，图中A0A12为地址输入，DQ0DQ7为数据输入/输出，W为写允许，E1、E2为片选，NC为空引脚。试用MCM6264 SRAM芯片设计一个16k16位的存储器系统，画出其逻辑图。第11页/共44页第12页/共44页解：一片MCM6264的存储容量是8k8位，要求扩展为16k16位的存储器系统。可见，位数需扩大两倍，字数也需扩大两倍。首先，将两片6264相并（A0A12、W、G、E1、E2分别相并），每片6264有8个数据输入/输出端DQ0DQ7，两片合并则有16个端：DQ0DQ15。这样，由两片6264扩展得

5、到8k16位的存储器。若要使字数扩大两倍，可以对两组8k16位存储器的E1、E2加适当的控制，并将其它端分别相并，即可扩展为16k16位的存储器系统。其中，DQ0DQ15是它的16条数据输入/输出线，A0A13为14条地址输入线，W为写允许，G为读允许。扩展的存储器系统如图所示。第13页/共44页第14页/共44页电路如图所示，已知CP和A、B的波形，试画出Q1和Q2的波形。设触发器的初始状态均为0。第15页/共44页电路如图所示，已知CP和A、B的波形，试画出Q1和Q2的波形。设触发器的初始状态均为0。第16页/共44页 试分析图所示时序逻辑电路，列出状态表，画出状态图和波形图。第17页/共

6、44页解：图所示电路属于同步时序逻辑电路，其中Q1 Q0是触发器的输出状态，X、Y分别是电路的输入和输出信号。分析过程如下：1.写出各逻辑方程：驱动方程：J0=K0=1 J1=K1=将驱动方程代入JK触发器的特性方程，得：次态方程：输出方程：2.列出状态表如表所示。3.画出状态图及波形图如图所示。4.逻辑功能分析由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。当X=0时，按照加1规律从0001101100循环变化，并每当转换为11状态（最大数）时，输出Z=1。当X=1时，按照减1规律从1110010011循环变化。所以该电路是一个可控的

7、进制计数器，其中 Z是进位信号输出端。第18页/共44页4.逻辑功能分析由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。当X=0时，按照加1规律从0001101100循环变化，并每当转换为11状态（最大数）时，输出Z=1。当X=1时，按照减1规律从1110010011循环变化。所以该电路是一个可控的进制计数器，其中 Z是进位信号输出端。第19页/共44页分析如图电路，写出它的激励方程组、状态方程组、输出方程，画出状态表和状态图。第20页/共44页试分析图所示的计数器电路。写出它的驱动方程、状态方程，列出状态转换真值表和状态图，画出时序波

8、形图，说明是几进制计数器。第21页/共44页1.写出各逻辑方程：驱动方程：状态方程：2.列出状态表3.画出状态图及波形图4.由以上分析可见，此电路在5个状态之间循环，是同步五进制计数器。第22页/共44页用4个负边沿触发的JK触发器组成的4位异步二进制减法计数器 用4个正边沿触发的JK触发器组成的4位异步二进制减法计数器 用4个负边沿触发的D触发器组成的4位异步二进制减法计数器 用4个正边沿触发的D触发器组成的4位异步二进制减法计数器 都接成T触发器是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连，即从Q端取借位信号加法类似第23页/共44页试用负边沿JK触发器组成4位

9、二进制异步减法计数器，画出逻辑图。第24页/共44页试用负边沿D触发器组成4位二进制异步加计数器，画出逻辑图。第25页/共44页第26页/共44页试用正跳变沿触发的D触发器设计一个同步五进制加计数器,列出状态表，求出驱动方程和输出方程，画出逻辑图，检查能否自启动及画出完整的状态转换图。试用JK触发器和门电路设计一个同步七进制加法计数器，并检查能否自启动。试用JK触发器设计一个脉冲序列为11010的时序逻辑电路 第27页/共44页试分析图所示的电路，画出它的状态图，说明它是几进制计数器。解：74161是异步清零、同步置数，模16计数器。其中RD是异步清零端，LD是同步预置数控制端，两者均是低电平

10、有效，D3、D2、D1、D0是预置数据输入端，EP和ET是计数使能端，计数时EP、ET均应置于高电平，RCO是进位输出端，CP是计数脉冲输入端。第28页/共44页分析下图的功能：第29页/共44页试用计数器74161和数据选择器设计一个01100011序列发生器。第30页/共44页第31页/共44页 EP=ET=1，保证正常计数，RD=1说明清零无效，D3D2D1D0=Q3Q211，Q1控制LD。此电路工作过程如下：设0000为初始状态，则D3D2D1D0=0011，LD0，这意味着在第一个脉冲作用下，要置数，使Q3Q2Q1Q0=0011；当Q3Q2Q1Q0=0011时，则LD1，这意味着在第

11、二个脉冲作用下，要计数，而置数无效，使Q3Q2Q1Q0=0100；就这样逐次分析各个状态，并画出对应的状态图所示。可见它是八进制计数器。第32页/共44页试分别用以下方法设计一个七进制计数器：（1）利用74290的异步清零功能；（2）利用74163的同步清零功能；（3）利用74161的同步置数功能。解：（1）74290是二五十进制异步加法计数器，具有异步清零功能。可以利用异步清零法构成七进制计数器：由于七进制计数器的状态数已超过5而小于10，所以可用一片74290构成该计数器，并且应将Q0与CP2相连，使其构成8421BCD码十进制计数器。它将在00001001十个状态之间循环，而七进制计数器

12、只要其中00000110七个状态，所以，可以利用输出状态0111(此状态一闪即逝，不作为有效状态)来反馈清零。（2）74163是16进制同步加法计数器，它的清零端RD为同步清零方式。所以要利用同步清零法来完成七进制计数器：由于七进制计数器的模数小于16，所以用一片74163即可。但要构成七进制计数器，应利用输出状态0110反馈清零。电路的输出也将在00000110之间循环，当出现0110时，与非门输出低电平，使RD为0，在下一个CP脉冲的作用下，才可清零，所以0110是有效状态。(3)74163具有同步置数功能。若利用置数端反馈清零，应使D3D2D1D0=0000，并将反馈清零信号引至同步预置

13、数控制端LD。由于是同步置数方式，所以，应利用输出状态0110反馈清零，才可完成七进制计数功能。第33页/共44页第34页/共44页试分析图所示的电路，说明它是几进制计数器。用异步清零法将集成计数器7416l连接成下列计数器：（1）九进制计数器；（2）二十进制计数器。第35页/共44页第36页/共44页第37页/共44页第38页/共44页1、（公式法）化简3、L（A,B,C,D）=m（4,5,6,9,12,13,14,15）（用卡诺图法化简）4、L（A,B,C,D）=m（1,4,6,9,13）+d（0,3,5,7,11,15）（用卡诺图法化简）第39页/共44页某雷达站有3部雷达A、B、C，其

14、中A和B功率消耗相等，C的功率是A的功率的两倍。这些雷达由两台发电机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的3倍。要求利用74138及门电路设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。第40页/共44页一、将下列逻辑函数化简成最简的与或表达式（6）二、要求利用74138及门电路设计一个逻辑电路 三、已知波形，试画出Q1和Q2的波形 四、分析如图电路，写出它的激励方程组、状态方程组、输出方程，画出状态表和状态图。五、用负（正）边沿触发的JK（D）触发器组成的4位异步二进制加（减）法计数器。六、设计一个同步N进制加计

15、数器,列出状态表，求出驱动方程和输出方程，画出逻辑图，检查能否自启动及画出完整的状态转换图。七、74194分析该电路的逻辑功能。第41页/共44页八、（1）如下图(a)所示，74161为同步置数，电路构成_进制计数电路。（2）如下图(b)所示，74163为同步清零，电路构成_进制计数电路。（3）用异步清零法将集成计数器7416l连接成N进制计数器（4）并用74161及门电路构成序列信号发生器。(12)九、某存储器具有M条地址线和N条双向数据线，则存储容量为_位。若存储系统具有？个存储单元，至少需要_条地址线和_条数据线，其最高地址为_。试用容量为8K8位的SRAM芯片(如MCM6264)，设计一个16K16位的存储器系统，画出逻辑图。十、集成施密特电路和集成单稳态触发器74121构成的电路 十一、简述555电路组成及工作原理。计算 第42页/共44页1、填空题（20）2、化简（6）3、逻辑电路的设计（138、151，8）4、时序电路画输出波形（6）5、时序电路分析（12）6、时序电路（计数）设计（14）7、161应用（M进制，时序发生，10）8、集成施密特电路、集成单稳态触发器（12）9、定时器555分析、计算（12）第43页/共44页感谢您的观看！第44页/共44页