第三章 集成逻辑门精选PPT.ppt

《第三章 集成逻辑门精选PPT.ppt》由会员分享，可在线阅读，更多相关《第三章 集成逻辑门精选PPT.ppt（40页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第三章 集成逻辑门第1页，本讲稿共40页1.1.二极管与门电路二极管与门电路 +12vABCDADBDC设设 uA=0，则则 DA导通导通uY=0.3V Y=0uY=0.3VYDB、DC截止截止 3.1 分立元件门电路简介分立元件门电路简介R设二极管管压降为设二极管管压降为0.3伏伏一、一、分立元件门电路分立元件门电路分立元件门电路分立元件门电路第2页，本讲稿共40页 +12vABCDADBDC设设 uA=uB=uC=0DA、DB、DC都导通都导通Y=0uY=0.3VYuY=0.3VR第3页，本讲稿共40页设设 uA=uB=uC=3V uY=3.3V，Y=1 +12vABCDADBDCuY=3

2、.3VYDA、DB、DC都导通都导通R第4页，本讲稿共40页 +12vABCDADBDCY由以上分析可知：由以上分析可知：只有当只有当A、B、C全为全为高电平时，输出端才高电平时，输出端才为高电平。正好符合为高电平。正好符合与门的逻辑关系。与门的逻辑关系。Y=ABCABCY&R第5页，本讲稿共40页设设 uA=3V，uB=uC=0V 则则 DA导通导通 uY=30.3=2.7V DB、DC截止，截止，Y=1DA 12vYABCDBDCuY=2.7V2.二极管或门电路二极管或门电路R第6页，本讲稿共40页DA 12vYABCDBDC设设 uA=uB=uC=3VDA、DB、DC都导通都导通uY=2

3、.7VuY=2.7V，Y=1R第7页，本讲稿共40页DA 12vYABCDBDC设设 uA=uB=uC=0V DA、DB、DC都导通都导通uY=0.3VuY=0.3V，Y=0R第8页，本讲稿共40页DA 12vYABCDBDCY=A+B+C由以上分析可知：由以上分析可知：只有当只有当A、B、C全为全为低电平时，输出端才低电平时，输出端才为低电平。正好符合为低电平。正好符合或门的逻辑关系。或门的逻辑关系。RYABC1第9页，本讲稿共40页3.非门电路非门电路设设 uA=3V，T饱和导通饱和导通+12V+3VDRcT12VRBRkAYuY=0.3VuY=0.3V，Y=0，D截止截止第10页，本讲稿

4、共40页 设设 uA=0V，T截止截止，D导通导通 A1YY=A+12V+3VDRcT12VRBRkAYuY=3.3VuY=3.3V，Y=1由以上分析可知：由以上分析可知：当当A为低电平时，输出端为为低电平时，输出端为高电平。当高电平。当A为高电平时，为高电平时，输出端为低电平。正好符合输出端为低电平。正好符合非门的逻辑关系。非门的逻辑关系。第11页，本讲稿共40页+5VABCT1R1R2T2T3T4T5R3R5R4YT1等效电路等效电路+5vA B C R1C1B1一、一、TTLTTL与非门的基本原理与非门的基本原理3、2 TTLTTL集成门电路集成门电路第12页，本讲稿共40页+5VABC

5、T1R1R2T2T3T4T5R3R5R4uo (Y)设设 uA=0.3V 则则 VB1=0.3+0.7=1VRLuo=5 ube3 ube4 uR2（小）（小）=5 0.7 0.7=3.6VY=1拉电流拉电流VB1=1Vuo=3.6V+5vA B C R1 C1B1T2、T5 截截 止止T3、T4导导 通通第13页，本讲稿共40页+5VABCT1R1R2T2T3T4T5R3R5R4uo (Y)设设 uA=uB=uC=3.6V，输入端全部是高电平，输入端全部是高电平，VB1升高，足以使升高，足以使T2,T5导通，导通，uo=0.3V,Y=0。且。且VB1=2.1V，T1发射结全部反偏。发射结全部

6、反偏。VC2=VCE2+VBE5=0.3+0.7=1V，使，使T3导通，导通，T4截止。截止。灌电流灌电流T1R1+VccVB1=2.1VVC2=1Vuo=0.3V5vA B C R1 C1B1第14页，本讲稿共40页由以上分析可知：由以上分析可知：当输入端当输入端A、B、C均为高电平时，输出端均为高电平时，输出端Y为为低电平。当输入端低电平。当输入端A、B、C中只要有一个为低电中只要有一个为低电平，输出端就为高电平平，输出端就为高电平,正好符合与非门的逻辑关系。正好符合与非门的逻辑关系。ABCY&Y=ABC第15页，本讲稿共40页二、二、TTLTTL与非门的传输特性和静态参数与非门的传输特性

7、和静态参数1、电压传输特性、电压传输特性Vi（V）0Vo（V）12341234ABCDEF0.2VVIHminVILmin3.4V2、静态参数、静态参数典型值典型值VOL=0.2V输出高电平输出高电平VOH和和输出低电平输出低电平VOL典型值典型值VOH=3.4VVT阈值电压阈值电压VT1.4V第16页，本讲稿共40页输入高电平输入高电平VIH和输入低电平和输入低电平VIL VIH是与逻辑状态是与逻辑状态“1”所对应的输入电平，典型值所对应的输入电平，典型值3.6V，VIH（min）=2V，将，将VIH（min）称为称为开门电平开门电平，记为，记为VON。VIL是与逻辑状态是与逻辑状态“0”所

8、对应的输入电平，典型值所对应的输入电平，典型值0.3V，VIL（max）=0.8V，将，将VIL（max）称为称为关门电平关门电平，记，记为为VOFF。低电平噪声容限（低电平噪声容限（UNL）：）：UNL=VOFFVOL（max）=（0.8 0.4)V=0.4 V高电平噪声容限（高电平噪声容限（UNH）：）：UNH=VOH（max）VON=（2.4 2)V=0.4 V第17页，本讲稿共40页三、三、TTLTTL与非门的输入、输出负载特性与非门的输入、输出负载特性1、输入低电平电流、输入低电平电流IILIIL后级后级“与非与非”门在输入低电平时，流入门在输入低电平时，流入该级该级“与非与非”门输

9、出端的电流，即门输出端的电流，即灌电流灌电流。2、输入高电平电流、输入高电平电流IIHIIH后级后级“与非与非”门在输入低电平时，拉出门在输入低电平时，拉出该级该级“与非与非”门输出端的电流，即门输出端的电流，即拉电流拉电流。IIL（max）=1.6mAIIH（max）=40A第18页，本讲稿共40页3、输出低电平电流、输出低电平电流IOLIOL输出低电平时，后级输出低电平时，后级“与非与非”门流入该级门流入该级“与非与非”门输出端的电流，即门输出端的电流，即灌电流灌电流。4、输出高电平电流、输出高电平电流IOHIOH输出高电平时，流出该级输出高电平时，流出该级“与非与非”门输出端门输出端的电

10、流，即的电流，即拉电流拉电流。IOL（max）=16mAIOH（max）=0.4mA5、扇出系数、扇出系数N0一般为一般为10第19页，本讲稿共40页四、四、四、四、TTLTTL与非门的动态特性与非门的动态特性0.5VIM0.5VOMtpdLtpdH典型值典型值10ns第20页，本讲稿共40页+5VABT1R1R2T2T3T4T5R3R5R4YDEN VB1=1VEN=0时时，VB1=1V，T2、T5截截止；止；二极管二极管D导通，使导通，使VB3=1VT3、T4截止，截止，输出端开路（高输出端开路（高阻状态）阻状态）EN=1时，二极管时，二极管D截止，截止，Y=AB，同，同TTL与非门。与非

11、门。VB3=1V3.2.2 三态输出门电路三态输出门电路第21页，本讲稿共40页ABY&EN三态门逻辑符号三态门逻辑符号EN为控制端且高电平有效，为控制端且高电平有效，即即EN=1时，时，同同TTL与非门，与非门，Y=AB；EN=0时，输出端时，输出端为高阻状态。为高阻状态。ABY&ENA B&ENA B&ENA B&ENA B&EN用三态门接成总线结构用三态门接成总线结构EN为控制端且低电平有效，为控制端且低电平有效，即即EN=0时，时，同同TTL与非门，与非门，Y=AB；EN=1时，输出端时，输出端为高阻状态。为高阻状态。第22页，本讲稿共40页3.2.3 集电极开路集电极开路TTLTTL

12、与非门电路（与非门电路（OCOC）UCCABCT1R1R2T2T5R3RLYUCCOC门逻辑符号门逻辑符号BY&A 第23页，本讲稿共40页RL的选择：的选择：ICEOOC门门T5管截止时的漏电流；管截止时的漏电流；IIH是负载与非门的反向漏电流；是负载与非门的反向漏电流；n是是OC门的个数；门的个数；m是负载与非门输入端的个数。是负载与非门输入端的个数。IIL是负载与非门输入短路电流；是负载与非门输入短路电流；第24页，本讲稿共40页三、三、TTLTTL与非门组件与非门组件与非门组件与非门组件 TTL与非门组件就是将若干个与非门电路，经过与非门组件就是将若干个与非门电路，经过集成电路工艺制作

13、在同一芯片上。集成电路工艺制作在同一芯片上。&+VC14 13 12 11 10 9 8 1 2 3 4 5 6 7地地74LS00&74LS00组件含有组件含有两个输入端的与两个输入端的与非门四个。非门四个。第25页，本讲稿共40页 MOS电路与电路与TTL电路相比：制造工艺简单，电路相比：制造工艺简单，功耗低，抗干扰能力强，体积小。功耗低，抗干扰能力强，体积小。MOS器件的基本结构有器件的基本结构有N沟道和沟道和P沟道，相沟道，相应的有应的有NMOS和和PMOS逻辑电路。逻辑电路。3、3 MOSMOS门电路门电路 为了提高工作速度，降低输出阻抗和功耗为了提高工作速度，降低输出阻抗和功耗，目

14、前数字集成电路广泛采用目前数字集成电路广泛采用CMOS电路，它是电路，它是PMOS和和NMOS组合起来构成的。组合起来构成的。第26页，本讲稿共40页SiO2结构示意图结构示意图3.1.1 N沟道增强型绝缘栅场效应管沟道增强型绝缘栅场效应管沟道增强型绝缘栅场效应管沟道增强型绝缘栅场效应管P型硅衬底型硅衬底源极源极S栅极栅极G漏极漏极D 3.1 绝缘栅场效应管绝缘栅场效应管衬底引线衬底引线BN+N+DBSG符号符号1.结构和符号结构和符号第27页，本讲稿共40页SiO2结构示意图结构示意图P型硅衬底型硅衬底耗尽层耗尽层衬底引线衬底引线BN+N+SGDUDSID=0D与与S之间是两个之间是两个PN

15、结反向串联，结反向串联，无论无论D与与S之间加之间加什么极性的电压，什么极性的电压，漏极电流均接近漏极电流均接近于零。于零。2.工作原理工作原理(1)(1)(1)(1)U UGSGS=0=0第28页，本讲稿共40页P型硅衬底型硅衬底N+BSGD。耗尽层耗尽层ID=0(2)0(2)0 U UGSGS U U UGS(th)GS(th)N N型导电沟道型导电沟道N+N+UGS第30页，本讲稿共40页结构示意图结构示意图3.1.2 N沟道耗尽型绝缘栅场效应管沟道耗尽型绝缘栅场效应管P型硅衬底型硅衬底源极源极S漏极漏极D 栅极栅极G衬底引线衬底引线B耗尽层耗尽层1.结构特点和工作原理结构特点和工作原理

16、N+N+正离子正离子N N型沟道型沟道SiO2DBSG符号符号制造时制造时,在二氧化硅绝缘层中掺入大量的正离子。在二氧化硅绝缘层中掺入大量的正离子。第31页，本讲稿共40页N型硅衬底型硅衬底N+BSGD。耗尽层耗尽层PMOS管结构示意图管结构示意图P沟道沟道3.1.3 P沟道绝缘栅场效应管（沟道绝缘栅场效应管（PMOS）PMOS管与管与NMOS管管互为对偶关系，使用互为对偶关系，使用时时UGS、UDS的极性的极性也与也与NMOS管相反。管相反。P+P+UGSUDSID第32页，本讲稿共40页1.1.P P沟道增强型绝缘栅场效应管沟道增强型绝缘栅场效应管沟道增强型绝缘栅场效应管沟道增强型绝缘栅场

17、效应管开启电压开启电压UGS(th)为为负值，负值，UGS UGS(th)时导通。时导通。SGDB符号符号 ID/mAUGS /V0UGS(th)转移特性转移特性2.2.P P沟道耗尽型绝缘栅场效应管沟道耗尽型绝缘栅场效应管DBSG符号符号 ID/mAUGS /V0UGS(off)转移特性转移特性夹断电压夹断电压UGS(off)为为正值，正值，UGS UGS(off)时导通。时导通。第33页，本讲稿共40页在在UDS=0时，栅源电压与栅极电流的比值，其值很高。时，栅源电压与栅极电流的比值，其值很高。3.1.4 绝缘栅场效应管的主要参数绝缘栅场效应管的主要参数1.开启电压开启电压UGS(th)指

18、在一定的指在一定的UDS下，开始出现漏极电流所需的栅源电下，开始出现漏极电流所需的栅源电 压。它是增强型压。它是增强型MOS管的参数，管的参数，NMOS为正，为正，PMOS为负。为负。2.夹断电压夹断电压 UGS(off)指在一定的指在一定的UDS下，使漏极电流近似等于零时所需的下，使漏极电流近似等于零时所需的栅源电压。是耗尽型栅源电压。是耗尽型MOS管的参数，管的参数，NMOS管是负值，管是负值，PMOS管是正值。管是正值。3.直流输入电阻直流输入电阻 RGS（DC）4.低频跨导低频跨导 gm UDS为常数时，漏极电流的微变量与引起这个变化的为常数时，漏极电流的微变量与引起这个变化的栅源电压

19、的微变量之比称为跨导栅源电压的微变量之比称为跨导,即即第34页，本讲稿共40页 另外，漏源极间的击穿电压另外，漏源极间的击穿电压U(BR)DS、栅源极间的击、栅源极间的击穿电压穿电压U(BR)GS以及漏极最大耗散功率以及漏极最大耗散功率PDM是管子的极限是管子的极限参数，使用时不可超过。参数，使用时不可超过。gm=ID/UGS UGS=常数常数 跨导是衡量场效应管栅源电压对漏极电流控制能力跨导是衡量场效应管栅源电压对漏极电流控制能力的一个重要参数。的一个重要参数。第35页，本讲稿共40页1.CMOSCMOS反相器反相器AYTP+VDDTN一、一、CMOS门电路门电路当当A为高电平时，为高电平时

20、，TN导通导通TP截止，截止，输出输出Y为低电平。为低电平。当当A为低电平时，为低电平时，TP导通导通TN截止，截止，输出输出Y为高电平。为高电平。第36页，本讲稿共40页第37页，本讲稿共40页ABTP1TP2TN1TN2+VDDY2.CMOSCMOS与非门与非门TP1 与与TP2并联，并联，TN1 与与TN2串联；串联；当当AB都是高电平时都是高电平时TN1 与与TN2同时导通同时导通TP1 与与TP2同时截止；同时截止；输出输出Y为低电平。为低电平。当当AB中有一个是低中有一个是低电平时，电平时，TN1 与与TN2中有一个截止，中有一个截止，TP1 与与TP2中有一个导通，中有一个导通，

21、输出输出Y为高电平。为高电平。第38页，本讲稿共40页3.CMOS或非门或非门BTP1TP2TN1TN2+VDDAY当当AB中有一个是高电平，中有一个是高电平，TN1 与与TN2中有一个导通，中有一个导通，TP1 与与TP2中有一个截止，中有一个截止，输出输出Y为低电平。为低电平。当当AB都是低电平时，都是低电平时，TN1 与与TN2同时截止，同时截止，TP1 与与TP2同时导通；同时导通；输出输出Y为高电平。为高电平。第39页，本讲稿共40页4.CMOS三态非门三态非门TPTNTN+VDDAYTPEN1控制端控制端EN低电平有效。低电平有效。当当EN=0时，时，TN TP同时导通，同时导通，非门正常工作，非门正常工作，Y=A；当当EN=1时，时，TN TP同时截止，同时截止，输出端呈高阻状态。输出端呈高阻状态。第40页，本讲稿共40页