常用集成逻辑门电路的逻辑功能测试PPT讲稿.ppt

《常用集成逻辑门电路的逻辑功能测试PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《常用集成逻辑门电路的逻辑功能测试PPT讲稿.ppt（64页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、常用集成逻辑门电路的逻辑功能测试第1页，共64页，编辑于2022年，星期六1 1知道常用集成逻辑门电路的符号、逻辑功能。知道常用集成逻辑门电路的符号、逻辑功能。2 2用仪器仪表测试常用集成逻辑门电路的逻辑功能。用仪器仪表测试常用集成逻辑门电路的逻辑功能。3 3用仪器仪表测试常用集成逻辑门电路的应用电路。用仪器仪表测试常用集成逻辑门电路的应用电路。4 4分析和仿真常用集成逻辑门电路及其应用电路。分析和仿真常用集成逻辑门电路及其应用电路。5 5编写文档记录常用集成逻辑门电路的学习过程和测试结果。编写文档记录常用集成逻辑门电路的学习过程和测试结果。（一组交一份）（一组交一份）6 6相互交流和学习。相

2、互交流和学习。任务目标与要求任务目标与要求第2页，共64页，编辑于2022年，星期六任务二目录任务二目录任务技能训练任务技能训练任务基础知识任务基础知识第3页，共64页，编辑于2022年，星期六学习要点：学习要点：二极管、三极管的开关特性二极管、三极管的开关特性分立元件门电路分立元件门电路集成门电路及其功能和使用方法集成门电路及其功能和使用方法任务基础知识任务基础知识第4页，共64页，编辑于2022年，星期六基本和常用门电路有基本和常用门电路有与门与门、或门或门、非门非门（反相器）、（反相器）、与非门与非门、或非门或非门、与或非门与或非门和和异或门异或门等。等。任务基础知识一任务基础知识一分立

3、元件门电路分立元件门电路获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态，如下图。关）两种工作状态，如下图。逻辑逻辑0和和1：电子电路中用高、低电平来表示。电子电路中用高、低电平来表示。逻辑门电路：用以实现基本和常用逻辑运算的电子电路，简称门电路。逻辑门电路：用以实现基本和常用逻辑运算的电子电路，简称门电路。图图2-1 获得高、低电平的方法获得高、低电平的方法 图图2-2 高、低电平的逻辑赋值高、低电平的逻辑赋值 a)正逻辑正逻辑b）负逻辑负逻辑第5页，共64页，编辑于2022年，星期六一、二极管、

4、三极管的开关特性一、二极管、三极管的开关特性1.1.二极管的开关特性二极管的开关特性二极管符号：二极管符号：正极负极uD Ui0.5V时，二时，二极管导通。极管导通。第6页，共64页，编辑于2022年，星期六uououi0V时，二极管截止，如同开关时，二极管截止，如同开关断开，断开，uo0V。ui5V时时，二二极极管管导导通通，如如同同0.7V的的电压源，电压源，uo4.3V。二极管的反向恢复时间限制了二极管的开关速度。二极管的反向恢复时间限制了二极管的开关速度。第7页，共64页，编辑于2022年，星期六2.2.三三极管的开关特性极管的开关特性第8页，共64页，编辑于2022年，星期六RbRc

5、+VCCbce截止状态饱和状态iBIBSui=UIL0.5Vuo=+VCCui=UIHuo=0.3VRbRc+VCCb ce 0.7V0.3V饱和区截止区放大区观看讲解动画观看讲解动画第9页，共64页，编辑于2022年，星期六ui=0.3V时，因为时，因为uBE0.5V，iB=0，三极管工作在截止状态，三极管工作在截止状态，ic=0。因为因为ic=0，所以输出电压：，所以输出电压：ui=1V时，三极管导通，基极电流时，三极管导通，基极电流：因为因为0iBIBS，三极管工作在饱和，三极管工作在饱和状态。输出电压状态。输出电压：uoUCES0.3V第10页，共64页，编辑于2022年，星期六3.M

6、OS3.MOS管的开关特性管的开关特性工作原理电路工作原理电路转移特性曲线转移特性曲线输出特性曲线输出特性曲线uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止状态截止状态uiUTuo0第11页，共64页，编辑于2022年，星期六二、三种基本门电路二、三种基本门电路1 1、二极管与门二极管与门Y=AB第12页，共64页，编辑于2022年，星期六2.2.二极管或门二极管或门Y=A+B第13页，共64页，编辑于2022年，星期六3.3.三极管非门三极管非门uA0V时，三极管截止，时，三极管截止，iB0，iC0，输出电压，输出电压uYVCC5VuA5V时，三极管导通。基极电流为：时，

7、三极管导通。基极电流为：iBIBS，三极管工作在饱和，三极管工作在饱和状态。输出电压状态。输出电压uYUCES0.3V。三极管临界饱和时的基三极管临界饱和时的基极电流为：极电流为：第14页，共64页，编辑于2022年，星期六当当uA0V时时，由由于于uGSuA0V，小小于于开开启启电电压压UT，所所以以MOS管管截截止止。输输出电压为出电压为uYVDD10V。当当uA10V时，由于时，由于uGSuA10V，大于开启电压，大于开启电压UT，所以，所以MOS管导通，管导通，且工作在可变电阻区，导通电阻很小，只有几百欧姆。输出电压为且工作在可变电阻区，导通电阻很小，只有几百欧姆。输出电压为uY0V。

8、第15页，共64页，编辑于2022年，星期六任务基础知识二任务基础知识二TTLTTL集成门电路集成门电路1.TTL1.TTL与非门与非门第16页，共64页，编辑于2022年，星期六输入信号不全为输入信号不全为1：如：如uA=0.3V，uB=3.6V3.6V0.3V1V则则uB1=0.3+0.7=1V，T2、T5截止，截止，T3、T4导通导通忽略忽略iB3，输出端的电位为：，输出端的电位为：输出输出Y为高电平。为高电平。uY50.70.73.6V第17页，共64页，编辑于2022年，星期六3.6V3.6V输入信号全为输入信号全为1：如：如uA=uB=3.6V2.1V则则uB1=2.1V，T2、T

9、5导通，导通，T3、T4截止截止输出端的电位为：输出端的电位为：uY=UCES0.3V输出输出Y为低电平为低电平。第18页，共64页，编辑于2022年，星期六功能表功能表真值表真值表逻辑表达式逻辑表达式输入有低，输出为高；输入有低，输出为高；输入有低，输出为高；输入有低，输出为高；输入全高，输出为低。输入全高，输出为低。输入全高，输出为低。输入全高，输出为低。观看观看TTL与非门原理动画与非门原理动画第19页，共64页，编辑于2022年，星期六74LS00内含内含4个个2输入与非门，输入与非门，74LS20内含内含2个个4输入与非输入与非门。门。74LS00管脚介绍动画演示管脚介绍动画演示第2

10、0页，共64页，编辑于2022年，星期六2.TTL非门、或非门、与或非门、与门、或门及异或门非门、或非门、与或非门、与门、或门及异或门A=0时，时，T2、T5截止，截止，T3、T4导通，导通，Y=1。A=1时，时，T2、T5导通，导通，T3、T4截止，截止，Y=0。TTL非门非门第21页，共64页，编辑于2022年，星期六A、B中只要有一个为中只要有一个为1，即高电平，如，即高电平，如A1，则，则iB1就会经过就会经过T1集电结集电结流入流入T2基极，使基极，使T2、T5饱和导通，输出为低电平，即饱和导通，输出为低电平，即Y0。AB0时，时，iB1、iB1均分别流入均分别流入T1、T1发射极，

11、使发射极，使T2、T2、T5均截止，均截止，T3、T4导通，输出为高电平，即导通，输出为高电平，即Y1。TTL或非门或非门第22页，共64页，编辑于2022年，星期六A和和B都为高电平（都为高电平（T2导通）、或导通）、或C和和D都为高电平（都为高电平（T2导通）时，导通）时，T5饱饱和导通、和导通、T4截止，输出截止，输出Y=0。A和和B不全为高电平、并且不全为高电平、并且C和和D也不全为高电平（也不全为高电平（T2和和T2同时截止）时，同时截止）时，T5截止、截止、T4饱和导通，输出饱和导通，输出Y=1。TTL与或非门与或非门第23页，共64页，编辑于2022年，星期六与与门门Y=AB=A

12、B或门或门Y=A+B=A+B异异或或门门第24页，共64页，编辑于2022年，星期六3.OC门及门及TSL门门问题的提出：问题的提出：为解决一般为解决一般TTL与非门不能与非门不能“线与线与”而设计的。而设计的。A、B不全为不全为1时，时，uB1=1V，T2、T3截止，截止，Y=1。接入外接电阻接入外接电阻R后：后：A、B全为全为1时，时，uB1=2.1V，T2、T3饱和导通，饱和导通，Y=0。外接电阻外接电阻R的取值范的取值范围为：围为：OC门门n个个OC门并联后为负载门的门并联后为负载门的m个输入端提供输入信号个输入端提供输入信号时的时的R。第25页，共64页，编辑于2022年，星期六TS

13、L门（三态门）门（三态门）E0时，二极管时，二极管D导通，导通，T1基极和基极和T2基极均被钳制在低电平，因而基极均被钳制在低电平，因而T2T5均均截止，输出端开路，电路处于高阻状态。截止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平结论：电路的输出有高阻态、高电平和低电平3种状态。种状态。E1时，二极管时，二极管D截止，截止，TSL门的输出状态完全取决于输入信号门的输出状态完全取决于输入信号A的的状态，电路输出与输入的逻辑关系和一般反相器相同，即：状态，电路输出与输入的逻辑关系和一般反相器相同，即：Y=A，A0时时Y1，为高电平；，为高电平；A1时时Y0，为低电平。

14、，为低电平。第26页，共64页，编辑于2022年，星期六&ABF符号符号功能表功能表三态门的符号及功能表三态门的符号及功能表&ABF符号符号功能表功能表使能端高使能端高电平电平起作用起作用使能端低使能端低电平电平起作用起作用第27页，共64页，编辑于2022年，星期六TSL门的应用：门的应用：作多路开关：作多路开关：E=0时，门时，门G1使使能，能，G2禁止，禁止，Y=A；E=1时，时，门门G2使能，使能，G1禁禁止，止，Y=B。信号双向传输：信号双向传输：E=0时信号向右传时信号向右传送，送，B=A；E=1时时信号向左传送，信号向左传送，A=B。构成数据总线：让各门的控制构成数据总线：让各门

15、的控制端轮流处于低电平，即任何时刻端轮流处于低电平，即任何时刻只让一个只让一个TSL门处于工作状态，而门处于工作状态，而其余其余TSL门均处于高阻状态，这样门均处于高阻状态，这样总线就会轮流接受各总线就会轮流接受各TSL门的输出。门的输出。第28页，共64页，编辑于2022年，星期六4.TTL系列集成电路及主要参数系列集成电路及主要参数TTL系列集成电路系列集成电路74：标标准准系系列列，前前面面介介绍绍的的TTL门门电电路路都都属属于于74系系列列，其其典典型型电电路路与与非非门门的的平均传输时间平均传输时间tpd10ns，平均功耗，平均功耗P10mW。74H：高速系列，是在：高速系列，是在

16、74系列基础上改进得到的，其典型电路与非门的平均传输系列基础上改进得到的，其典型电路与非门的平均传输时间时间tpd6ns，平均功耗，平均功耗P22mW。74S：肖特基系列，是在：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门系列基础上改进得到的，其典型电路与非门的平均传输时间的平均传输时间tpd3ns，平均功耗，平均功耗P19mW。74LS：低功耗肖特基系列，是在：低功耗肖特基系列，是在74S系列基础上改进得到的，其典型电系列基础上改进得到的，其典型电路与非门的平均传输时间路与非门的平均传输时间tpd9ns，平均功耗，平均功耗P2mW。74LS系列产品具有系列产品具有最佳的综合性

17、能，是最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。集成电路的主流，是应用最广的系列。第29页，共64页，编辑于2022年，星期六TTL与非门主要参数（1）输输出出高高电电平平UOH：TTL与与非非门门的的一一个个或或几几个个输输入入为为低低电电平平时时的的输输出出电电平。产品规范值平。产品规范值UOH2.4V，标准高电平，标准高电平USH2.4V。（2）高高电电平平输输出出电电流流IOH：输输出出为为高高电电平平时时，提提供供给给外外接接负负载载的的最最大大输输出出电电流流，超过此值会使输出高电平下降。超过此值会使输出高电平下降。IOH表示电路的拉电流负载能力。表示电路的拉电流负

18、载能力。（3）输输出出低低电电平平UOL：TTL与与非非门门的的输输入入全全为为高高电电平平时时的的输输出出电电平平。产产品品规范值规范值UOL0.4V，标准低电平，标准低电平USL0.4V。（4）低低电电平平输输出出电电流流IOL：输输出出为为低低电电平平时时，外外接接负负载载的的最最大大输输出出电电流流，超超过过此值会使输出低电平上升。此值会使输出低电平上升。IOL表示电路的灌电流负载能力。表示电路的灌电流负载能力。（5）扇扇出出系系数数NO：指指一一个个门门电电路路能能带带同同类类门门的的最最大大数数目目，它它表表示示门门电电路路的的带负载能力。一般带负载能力。一般TTL门电路门电路NO

19、8，功率驱动门的，功率驱动门的NO可达可达25。（6）最大工作频率）最大工作频率fmax：超过此频率电路就不能正常工作。：超过此频率电路就不能正常工作。第30页，共64页，编辑于2022年，星期六（7）输入开门电平）输入开门电平UON：是在额定负载下使与非门的输出电平达到标准低电：是在额定负载下使与非门的输出电平达到标准低电平平USL的输入电平。它表示使与非门开通的最小输入电平。一般的输入电平。它表示使与非门开通的最小输入电平。一般TTL门电门电路的路的UON1.8V。（8）输入关门电平）输入关门电平UOFF：使与非门的输出电平达到标准高电平：使与非门的输出电平达到标准高电平USH的输入电平。

20、它的输入电平。它表示使与非门关断所需的最大输入电平。一般表示使与非门关断所需的最大输入电平。一般TTL门电路的门电路的UOFF0.8V。（9）高电平输入电流）高电平输入电流IIH：输入为高电平时的输入电流，也即当前级输出：输入为高电平时的输入电流，也即当前级输出为高电平时，本级输入电路造成的前级拉电流。为高电平时，本级输入电路造成的前级拉电流。（10）低电平输入电流）低电平输入电流IIL：输入为低电平时的输出电流，也即当前级输出为低电：输入为低电平时的输出电流，也即当前级输出为低电平时，本级输入电路造成的前级灌电流。平时，本级输入电路造成的前级灌电流。（11）平均传输时间）平均传输时间tpd：

21、信号通过与非门时所需的平均延迟时间。在工作：信号通过与非门时所需的平均延迟时间。在工作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。电路的逻辑功能。（12）空载功耗：与非门空载时电源总电流）空载功耗：与非门空载时电源总电流ICC与电源电压与电源电压VCC的乘积。的乘积。第31页，共64页，编辑于2022年，星期六1.CMO反相器反相器（1）uA0V时，时，TN截止，截止，TP导通。输出电压导通。输出电压uYVDD10V。（2）uA10V时，时，TN导通，导通，TP截止。输出电压截止。输出电压uY0V。

22、任务基础知识三任务基础知识三CMOSCMOS集成门电路集成门电路第32页，共64页，编辑于2022年，星期六2.CMOS与非门、或非门、与门、或门、与或非门和异或门与非门、或非门、与门、或门、与或非门和异或门CMOS与非门与非门A、B当中有一个或全为当中有一个或全为低电平时，低电平时，TN1、TN2中有一中有一个或全部截止，个或全部截止，TP1、TP2中中有一个或全部导通，输出有一个或全部导通，输出Y为为高电平。高电平。只有当输入只有当输入A、B全为高电平全为高电平时，时，TN1和和TN2才会都导通，才会都导通，TP1和和TP2才会都截止，输出才会都截止，输出Y才会为低电平。才会为低电平。第3

23、3页，共64页，编辑于2022年，星期六CMOS或非门只要输入只要输入A、B当中有当中有一个或全为高电平，一个或全为高电平，TP1、TP2中有一个或全中有一个或全部截止，部截止，TN1、TN2中有一中有一个或全部导通，输出个或全部导通，输出Y为低为低电平。电平。只有当只有当A、B全为低电全为低电平时，平时，TP1和和TP2才会都导才会都导通，通，TN1和和TN2才会都截止，才会都截止，输出输出Y才会为高电平。才会为高电平。第34页，共64页，编辑于2022年，星期六与门Y=AB=AB或门Y=A+B=A+BCMOS与或非门第35页，共64页，编辑于2022年，星期六CMOS异或门异或门3.3.C

24、MOS OD门、门、TSL门及传输门门及传输门CMOS OD门第36页，共64页，编辑于2022年，星期六CMOS TSL门E=1时，时，TP2、TN2均截止，均截止，Y与地和电源都断开了，输出端与地和电源都断开了，输出端呈现为高阻态。呈现为高阻态。E=0时，时，TP2、TN2均导通，均导通，TP1、TN1构成反相器。构成反相器。可见电路的输出有高阻态、高可见电路的输出有高阻态、高电平和低电平电平和低电平3种状态，是一种状态，是一种三态门。种三态门。第37页，共64页，编辑于2022年，星期六CMOS 传输门C0、，即即C端端为为低低电电平平（0V）、端端为为高高电电平平（VDD）时时，TN和

25、和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。都不具备开启条件而截止，输入和输出之间相当于开关断开一样。C1、，即即C端端为为高高电电平平（VDD）、端端为为低低电电平平（0V）时时，TN和和TP都具备了导通条件，输入和输出之间相当于开关接通一样，都具备了导通条件，输入和输出之间相当于开关接通一样，uoui。第38页，共64页，编辑于2022年，星期六4.CMOS数字电路的特点及使用时的注意事项数字电路的特点及使用时的注意事项 （1）CMOS电路的工作速度比电路的工作速度比TTL电路的低。电路的低。（2）CMOS带负载的能力比带负载的能力比TTL电路强。电路强。（3）CMOS

26、电电路路的的电电源源电电压压允允许许范范围围较较大大，约约在在318V，抗抗干干扰扰能能力力比比TTL电路强。电路强。（4）CMOS电电路路的的功功耗耗比比TTL电电路路小小得得多多。门门电电路路的的功功耗耗只只有有几几个个W，中规模集成电路的功耗也不会超过中规模集成电路的功耗也不会超过100W。（5）CMOS集成电路的集成度比集成电路的集成度比TTL电路高。电路高。（6）CMOS电路适合于特殊环境下工作。电路适合于特殊环境下工作。（7）CMOS电电路路容容易易受受静静电电感感应应而而击击穿穿，在在使使用用和和存存放放时时应应注注意意静静电电屏屏蔽蔽，焊焊接接时时电电烙烙铁铁应应接接地地良良好

27、好，尤尤其其是是CMOS电电路路多多余余不不用用的的输输入入端端不不能能悬悬空，应根据需要接地或接高电平。空，应根据需要接地或接高电平。CMOS数字电路的特点数字电路的特点第39页，共64页，编辑于2022年，星期六使用集成电路时的注意事项 （1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。则将导致性能下降或损坏器件。（2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。并联起来使用，

28、也可根据逻辑关系的要求接地或接高电平。TTL电路多电路多余的输入端悬空表示输入为高电平；但余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许电路，多余的输入端不允许悬空，否则电路将不能正常工作悬空，否则电路将不能正常工作。（3）TTL电路和电路和CMOS电路之间一般不能直接连接，而需利用接口电路电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。器件对输入电平及电流的要求，并不得对器件造成损害。第40

29、页，共64页，编辑于2022年，星期六附附:门电路的常见逻辑符号门电路的常见逻辑符号 与门与门 或门或门 非门非门F=AB F=A+B&ABFABFABFABF ABFABF A1FAFAFAF第41页，共64页，编辑于2022年，星期六 与非门与非门 或非门或非门 OC门门 (两输入与非两输入与非)&ABFABFABF ABFABF ABF&ABFABFABF 国标国标第42页，共64页，编辑于2022年，星期六AB&AB&AB国家标准国家标准 三态门三态门(两输入与非两输入与非)与或非门与或非门+ABCDFABCDF&第43页，共64页，编辑于2022年，星期六任务技能训练一任务技能训练一

30、硬件实验硬件实验 验证常用门电路的逻辑功能。验证常用门电路的逻辑功能。掌握掌握4 4种常用集成门电路对信号的控制作用。种常用集成门电路对信号的控制作用。了解了解CMOSCMOS集成电路的使用规则。集成电路的使用规则。一、实验目的和任务一、实验目的和任务实验一实验一 常用集成逻辑门电路的逻辑功能测试常用集成逻辑门电路的逻辑功能测试 第44页，共64页，编辑于2022年，星期六二、实验内容及步骤二、实验内容及步骤 1.门电路逻辑功能测试门电路逻辑功能测试 或非门电路或非门电路 第45页，共64页，编辑于2022年，星期六异或门电路异或门电路第46页，共64页，编辑于2022年，星期六 门电路逻辑功

31、能表门电路逻辑功能表 输入输出或非门异或门AB00110101第47页，共64页，编辑于2022年，星期六与非门电路与非门电路第48页，共64页，编辑于2022年，星期六与或非门电路与或非门电路第49页，共64页，编辑于2022年，星期六 门电路逻辑功能表门电路逻辑功能表 输入输出与非门与或非门ABCD 第50页，共64页，编辑于2022年，星期六CMOS与非门电路（与非门电路（CD4011）第51页，共64页，编辑于2022年，星期六2.门电路中逻辑电平对信号的控制门电路中逻辑电平对信号的控制 或非门电路或非门电路 第52页，共64页，编辑于2022年，星期六异或门电路异或门电路 第53页，

32、共64页，编辑于2022年，星期六与非门电路与非门电路 第54页，共64页，编辑于2022年，星期六与或非门电路与或非门电路 第55页，共64页，编辑于2022年，星期六1归纳异或门、与或非门分别在什么输入情况下，输出低电平？什么归纳异或门、与或非门分别在什么输入情况下，输出低电平？什么情况下输出高电平？情况下输出高电平？2如果要用如果要用74LS51实现如下逻辑功能（与非、或非），应如何搭接电实现如下逻辑功能（与非、或非），应如何搭接电路？画出原理图。路？画出原理图。3多输入的门电路的一个输入端接连续脉冲时，那么：多输入的门电路的一个输入端接连续脉冲时，那么：其余的输入端是什么逻辑状态时，允

33、许脉冲通过？脉冲通过时，输入其余的输入端是什么逻辑状态时，允许脉冲通过？脉冲通过时，输入和输出波形有何差别？和输出波形有何差别？如果仅仅想用一个控制端控制输入信号的通断，其余端口如何处如果仅仅想用一个控制端控制输入信号的通断，其余端口如何处理？例如理？例如74LS51，A端输入信号，用端输入信号，用B做控制端时做控制端时C、D如何处理，用如何处理，用C做控制端时做控制端时B、D如何处理，且输出结果相同吗？如何处理，且输出结果相同吗？三、实验问题与讨论三、实验问题与讨论第56页，共64页，编辑于2022年，星期六任务技能训练二任务技能训练二软件实验软件实验 熟悉基本门电路的逻辑功能及测试方法。熟

34、悉基本门电路的逻辑功能及测试方法。熟悉电路仿真软件的使用方法。熟悉电路仿真软件的使用方法。一、实验目的和任务一、实验目的和任务实验一实验一 常用集成逻辑门电路的逻辑功能测试常用集成逻辑门电路的逻辑功能测试 第57页，共64页，编辑于2022年，星期六二、实验内容及步骤二、实验内容及步骤 1.取用元件取用元件 逻辑电路图常由一些门组成，这些门由芯片的几个管脚组成。实验中的与门、逻辑电路图常由一些门组成，这些门由芯片的几个管脚组成。实验中的与门、异或门、与或非门等均可由基本元件列表中取得。对于输入的高、低电平可由一异或门、与或非门等均可由基本元件列表中取得。对于输入的高、低电平可由一定的电压串适当

35、电阻和地充当，用开关进行选择。输出信号可用发光二极管或指定的电压串适当电阻和地充当，用开关进行选择。输出信号可用发光二极管或指示灯（探针）进行判别，他们均可在基本元件列表中找到。开关也可在基本元件示灯（探针）进行判别，他们均可在基本元件列表中找到。开关也可在基本元件列中取得，调出开关，选定列中取得，调出开关，选定key值控制它的通断。值控制它的通断。第58页，共64页，编辑于2022年，星期六2.与非门逻辑功能测试与非门逻辑功能测试第59页，共64页，编辑于2022年，星期六3.异或门逻辑功能测试异或门逻辑功能测试第60页，共64页，编辑于2022年，星期六4.测试电路的逻辑关系测试电路的逻辑

36、关系 电路一电路一第61页，共64页，编辑于2022年，星期六电路二电路二第62页，共64页，编辑于2022年，星期六5.逻辑门传输延迟时间的测量逻辑门传输延迟时间的测量第63页，共64页，编辑于2022年，星期六(1)怎样判断一个门电路的逻辑功能是否正常怎样判断一个门电路的逻辑功能是否正常?(2)与非门的一个输入接连续脉冲，其余端是什么状态时允许脉冲通与非门的一个输入接连续脉冲，其余端是什么状态时允许脉冲通过？什么状态时禁止脉冲通过？过？什么状态时禁止脉冲通过？(3)异或门又称可控反相门，为什么？异或门又称可控反相门，为什么？三、实验问题与讨论三、实验问题与讨论第64页，共64页，编辑于2022年，星期六