白中英计算机组成原理总线系统.pptx

《白中英计算机组成原理总线系统.pptx》由会员分享，可在线阅读，更多相关《白中英计算机组成原理总线系统.pptx（62页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、21 四月 20231目录6.1 总线的概念和结构形态 理解6.2 总线接口 了解6.3 总线的仲裁理解6.4 总线的定时和数据传送模式了解6.5 HOST总线和PCI总线 了解6.6 InfiniBand标准了解第1页/共62页21 四月 20232考研大纲要求(一)总线概述1.总线的基本概念2.总线的分类3.总线的组成及性能指标(二)总线仲裁1.集中仲裁方式2.分布仲裁方式(三)总线操作和定时1.同步定时方式2.异步定时方式(四)总线标准第2页/共62页21 四月 202336.1总线的概念和结构形态6.1.1总线的基本概念6.1.2总线的连接方式6.1.3总线的内部结构6.1.4总线结构

2、实例第3页/共62页21 四月 202346.1.1总线的基本概念总线构成计算机系统的互联机构，是系统内各功能部件之间进行信息传送的公共通路。总线的分类 按传送的信息分数据总线、地址总线、控制总线按连接部件分内部总线、局部总线、系统总线、通信总线第4页/共62页21 四月 20235按传送信息分类的总线地址总线单向，三态总线，用于传送地址信息；其位数决定可直接寻址的范围；数据总线双向，三态总线，用于传送数据信息；其位数有8位、16位、32位、64位等；控制总线传送控制、状态信息；其类型决定计算机的特色；位数不定。第5页/共62页21 四月 20236按连接部件分类的总线内部总线各芯片内部逻辑器

3、件的连接总线；局部总线CPU与其他部件的连接总线；介于CPU内部总线和系统总线之间，可高速传输数据；系统总线计算机各功能部件的连接总线；通信总线（IO总线）微机系统与微机系统、其他设备之间的连接总线；第6页/共62页21 四月 20237M.M 扩展板扩展板CPU 插件板插件板I/O插件板插件板BUS总线的物理实现第7页/共62页21 四月 202381、总线的特性物理特性总线的位数，总线插头、插座的形状，引脚的排列方式等；功能特性确定每一根总线的名称、定义、功能与逻辑关系等，如传送数据、地址、控制信号；电气特性规定每一根总线上信号的传送方向及有效电平范围等内容；时间特性总线上各信号有效的时序

4、关系；第8页/共62页21 四月 202392、总线标准总线的标准化为保证总线的性能充分发挥以及兼容问题而提出的；主要包括总线的各种特性、数据传输率、总线通信协议、仲裁协议等一系列规定和约定。总线标准的来源权威组织正式公布的标准；实际存在的工业标准；典型的标准总线ISA、EISA、PCI等；按总线标准设计的接口是通用接口。第9页/共62页21 四月 2023103、总线的性能指标总线宽度一次总线操作中，最多可传送的数据位数。总线周期一次总线操作所需要的最小间隔时间。总线周期与总线的时钟频率成反比，即T=1/f总线带宽单位时间内通过总线的数据位数，总线的数据传输率；单位一般为MB/s。第10页/

5、共62页21 四月 202311课本P185【例1】(1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少?一个总线周期 T=1/f=1/(33106)一个总线周期的传送的数据量 D=4B总线带宽Dr=D/T=D1/T=Df =4B33106/s=132MB/s(2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少?总线带宽Dr=Df=8B66106/s=528MB/s第11页/共62页21 四月 2023126.1.2总线的连接方式适配器：又称接口实现高速CPU与低速外设之间工作速

6、度上的匹配和同步，并完成计算机和外设之间的所有数据传送和控制。单机系统中，总线结构的三种基本类型：单总线结构使用一条单一的系统总线来连接CPU、内存和I/O设备。双总线结构在CPU和主存之间专门设置了一组高速的存储总线。三总线结构在各外部设备与通道之间增加一组I/O总线。多总线结构通过桥将多总线彼此相连。第12页/共62页21 四月 202313系统内的所有部件均由系统总线连接；优点：各部件之间可直接进行通信；系统易于扩充；缺点：总线负载重；若有慢速设备，则会产生较大的时间延迟，降低系统的工作效率。动画演示：6-1.swf6-1.swf单总线结构CPUCPU主存主存设备设备适配器适配器设备设备

7、适配器适配器系统总线系统总线第13页/共62页21 四月 202314系统内的所有部件均由系统总线连接；在CPU和主存之间再专门设置了一组高速的存储总线。特点：保持了单总线的优点（简单、易扩充）；减轻了系统总线的工作负担，使CPU工作效率有所提高；但增加了硬件成本。动画演示：6-2.swf6-2.swf双总线结构CPU主存设备适配器设备适配器存储总线存储总线系统总线系统总线第14页/共62页21 四月 202315系统总线负责连接CPU、主存、I/O通道；存储总线负责连接CPU与主存；I/O总线负责连接各I/O适配器。特点：设置了通道，对外设进行统一的管理，分担了CPU的工作。提高了CPU工作

8、效率，同时也最大限度的提高外设的工作速度。但硬件成本进一步增加。动画演示：6-3.swf6-3.swf三总线结构CPU主存设备适配器设备适配器IOPI/OI/O总线总线系统总线系统总线存储总线存储总线第15页/共62页21 四月 202316三总线结构的又一形式局域网局域网系统总线系统总线CPUCache局部总线局部总线扩展总线接口扩展总线接口扩展总线扩展总线Modem串行接口串行接口SCSI局部局部I/OI/O控制器控制器主存主存第16页/共62页21 四月 202317多总线结构第17页/共62页21 四月 2023186.1.3总线的内部结构早期总线内部结构实际是CPU芯片引脚的延伸；早

9、期总线的不足CPU是总线上惟一的主控者。总线结构与CPU紧密相关，通用性较差。第18页/共62页21 四月 202319现代总线多采用标准总线与结构、CPU、技术无关；又被称为底板总线。现代总线可分为四个部分：数据传送总线地址线、数据线、控制线；仲裁总线总线请求线、总线授权线；中断和同步总线中断请求线、中断认可线；公用线时钟信号、电源等；第19页/共62页21 四月 202320CPUCPU多媒体多媒体PCI PCI 桥桥高速局域网高速局域网高性能图形高性能图形调制解调器调制解调器图文传真图文传真PCI 总线系统总线33 MHz33 MHz的的3232位数据通路位数据通路8 MHz8 MHz的

10、的1616位数据通路位数据通路ISA EISA标准总线标准总线 控制器控制器 SCSI SCSI 控制器控制器存储器存储器6.1.4 总线结构实例CPU-CPU-存储器总线，存储器总线，6464位位DBDB、3232位位ABAB，66.6MHz66.6MHzPCIPCI总线总线连接快速外设连接快速外设3232位位/64/64位总线宽度位总线宽度33.3MHz33.3MHzPCI-ISAPCI-ISA总线总线连接低速外设连接低速外设1616位位DBDB，2424位位ABAB8MHz8MHz何谓何谓“桥桥”？具有缓存、转换、控具有缓存、转换、控制功能的逻辑电路制功能的逻辑电路动画演示：6-5.sw

11、f第20页/共62页21 四月 2023216.1.5总线技术的发展历程1981年，IBM公司推出了PC/XT总线；1984年，Intel公司联合几家公司制定了ISA总线规范；ISA，Industry Standard Architecture，工业标准结构1987年，IBM公司推出了MCA总线；MCA，Micro Channel Architecture，微通道结构1991年，Intel、Compaq等9家公司联合推出EISA总线；EISA，Extended Industrial Standard Architecture 1992年，视频电子标准协会(VESA)公布了VL总线标准；VL，V

12、ESA Local Bus 1992年，Intel公司推出了PCI总线；PCI，Peripheral Component Interconnect，外围设备互连总线1996年，Intel公司推出了AGP总线；AGP，Accelerated Graphics Port，加速图形接口第21页/共62页21 四月 202322总线技术的发展历程PC/XT总线第22页/共62页21 四月 202323PC/XT总线早期PC/XT微机配套的8位系统总线，也称为PC总线；主板上包括8个PC/XT总线扩展槽；主板时钟频率为14.3128MHz；CPU时钟为4.77MHz，最快的访存周期由4个时钟周期构成，总

13、线带宽约为1MB/s；PC/XT总线扩展槽包括62个管脚；CPU引脚经过8282、8286、8288、8259、8237等芯片组合而成；右侧为A列，左侧为B列，各31个管脚，包括地址线、数据线、控制线、状态线、辅助线与电源线五类；第23页/共62页21 四月 202324第24页/共62页21 四月 202325ISA总线16位的总线结构，并保持了对8位总线的兼容性；主板上也是8个扩展槽；扩展槽既可以插入16位板卡，也可以插入8位板卡；总线时钟与CPU时钟均为612MHz，访存周期至少3个时钟周期，总线带宽约为48MB/s；ISA总线设计为长短插槽形式；前62管脚的长插槽信号分布与功能含义大致

14、与PC总线相同；后36管脚的短插槽ISA总线新增，分为C、D列，各18个管脚；第25页/共62页21 四月 202326ISA总线插槽同一类型的插槽都是相通的，板卡可以插入其中任何一个槽中。第26页/共62页21 四月 202327ISA声卡第27页/共62页21 四月 202328第28页/共62页21 四月 202329EISA总线EISA总线是ISA总线的扩展数据总线从16位变为32位，地址总线从24位变为32位；增加了突发式传送（Burst Transfer，又称猝发式传送）；支持多处理器的高性能32位标准总线。EISA总线扩展槽的插脚分上、下两层；上层同ISA总线的兼容；下层是EIS

15、A总线新增的信号；第29页/共62页21 四月 202330PCI总线PCI总线是一种将系统中外围部件以结构化可控制方式连接起来的总线标准，是基于奔腾处理器而发展的总线。PCI 总线的主要性能数据总线32位（5V），可扩充到64位（3.3V）；最多支持10 台外设；总线时钟频率33MHz/66MHz；支持突发式传送，最大数据传输速率528MB/s；能自动识别外设，硬件插卡自动识别、配置，即插即用；独特的中间缓冲器设计方式，独立于 CPU，并将CPU子系统与外设分开；支持多主设备系统；第30页/共62页21 四月 202331PCI插槽第31页/共62页21 四月 202332PCI系统结构PC

16、I总线中提出了“桥”的概念“桥”连接两条总线，使总线之间互相通信；PCI总线是在CPU和原来的系统总线之间插入的一级总线，由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。桥的类型主桥：连接CPU和基本PCI总线，也称为“北桥”；标准总线桥：连接PCI总线和其他标准IO总线；PCI桥：连接两条PCI总线；南桥南桥第32页/共62页21 四月 202333CPUCache 控制器内存控制器处理器总线与主PCI总线桥接器高速缓存Cache内存DRAMPCI与PCI桥接器PCI与ISA桥接器PCI与EISA桥接器LAN I/O控制器MODEM控制器I/O支持软盘键盘串行口I/O

17、支持并行口声频处理器总线主PCI总线次PCI总线ISA总线EISA总线存储器存储器总线总线PCI SCSI卡PCI 显卡标准标准总线桥总线桥PCI桥桥主桥主桥基于PCI总线的系统结构图第33页/共62页21 四月 202334Pentium PC的体系结构 处理器总线处理器总线第34页/共62页21 四月 202335AGP总线AGP总线是一种显示卡专用的局部图形总线；严格的说，AGP不能称为总线，因为它是点对点连接，即控制芯片和AGP显示卡连接连接；AGP总线直接与主板的北桥芯片相连，让显示芯片与系统主内存直接相连;避免了窄带宽的PCI总线形成的系统瓶颈，增加3D图形数据传输速度;在显存不足

18、的情况下还可以调用系统主内存。第35页/共62页21 四月 202336AGP插槽第36页/共62页21 四月 202337AGP接口的发展1996年，AGP 1.0图形标准问世；包括AGP 1X和AGP 2X两种模式；数据传输带宽分别达到了266MB/s和533MB/s；1998年，AGP 2.0规范正式发布；增加了AGP 4X模式，数据传输带宽达到1066MB/s；1998年，AGP Pro接口与AGP 2.0同时推出；在原有AGP插槽的两侧进行延伸，提供额外的电能，增强其功能。2000年，AGP3.0 规范正式发布；增加了AGP 8X模式，数据传输带宽达到了2133MB/s；第37页/共

19、62页21 四月 202338286主板386主板486主板第38页/共62页21 四月 202339Pentium主板支持PentiumII/III的主板支持Pentium4的主板第39页/共62页21 四月 2023406.2总线接口6.2.1 信息的传送方式6.2.2 接口的基本概念第40页/共62页21 四月 2023416.2.1信息的传送方式串行传送使用一条传输线，采用脉冲传送。特点：成本比较低廉，信息传送速度慢；并行传送每一数据位需要一条传输线，一般采用电位传送；系统总线的信息传送方式。分时传送总线传送信息的分时复用某个传输线上既传送地址信息，又传送数据信息。共享总线部件对总线的

20、分时复用在不同的时间内由不同的部件使用总线。动画演示：6-7.swf串行和并行串行和并行传送示意图传送示意图例如：CPU中的复用引脚例如：系统中主模块对总线的争用第41页/共62页21 四月 202342第42页/共62页21 四月 2023436.2.2接口的基本概念接口I/O设备适配器；指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。接口的典型功能控制、缓冲、状态、转换、中断等。一个适配器必有两个接口一个同系统总线相连，采用并行方式；另外一个同设备相连，可能采用并行方式或是串行方式。CPU、接口和外围设备之间的连接关系课本P192 图6.7 动画演示：6-8.swf第43页/共62

21、页21 四月 202344课本P193【例2】利用串行方式传送字符，每秒钟传送的比特(bit)位数常称为波特率。假设数据传送速率是120个字符/秒，每一个字符格式规定包含10位（起始位、停止位、8个数据位），问传送的波特率是多少?每位占用的时间是多少?解：波特率为：10位120/秒=1200波特 每个bit占用的时间Td是波特率的倒数：Td=1/1200=0.8330.001s=0.833ms第44页/共62页21 四月 2023456.3总线的仲裁6.3.1 集中式仲裁6.3.2 分布式仲裁第45页/共62页21 四月 202346总线的仲裁连接到总线上的功能模块有主动和被动两种形态；主方可

22、以启动一个总线周期；从方只能响应主方请求；每次总线操作，只能有一个主方，但是可以有多个从方。多个功能模块争用总线时，必须由总线仲裁部件选择一个主设备使用总线。总线占用期主方持续控制总线的时间。总线仲裁方式集中式：由中央仲裁器决定总线使用权的归属。分布式：多个仲裁器竞争使用总线。第46页/共62页21 四月 2023476.3.1集中式仲裁1.链式查询方式设备的优先权与总线控制器的距离有关；优点：硬件连接简单，判优容易，设备增删容易；缺点：对电路故障敏感，优先级固定；2.计数器定时查询方式设备的优先权由计数值决定，计数值为0时同链式查询方式；优点：优先权控制灵活，对电路故障不敏感；缺点：硬件成本

23、增加，控制复杂度高；3.独立请求方式设备的优先权由中央仲裁器的内部排队逻辑决定；优点：响应时间快，即确定优先响应的设备花费的时间少；对优先次序的控制也是相当灵活的；缺点：硬件复杂度高。动画演示:6-10.swf第47页/共62页21 四月 202348链式查询方式（1/2）连接方式采用菊花链的方式连接所有具有总线使用能力的部件；各设备共用一根总线请求信号线BR、总线授权信号线BG、总线忙信号线BS与中央仲裁器连接；工作方式总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口。中央中央仲裁器仲裁器设备接口设备接口0 0设备接口设备接口1 1设备接口设备接口N NBGBRBS第48页/共6

24、2页21 四月 202349总线控制部件I/O接口0BSBRI/O接口1I/O接口nBG数据线地址线BS -总线忙BR-总线请求BG-总线同意I/O接口1链式查询方式（2/2）第49页/共62页21 四月 202350计数器定时查询方式（1/2）连接方式省去总线授权信号BG；增加计数器和设备地址线号线，每次相应总线申请，由计数值决定响应的顺序。工作方式有总线请求时，发出计数值，选择设备查询请求状态，依次查询每一个设备；中央中央仲裁器仲裁器设备接口设备接口0设备接口设备接口1设备接口设备接口NBRBS设备地址设备地址第50页/共62页21 四月 202351 0BS -总线忙BR-总线请求总线控

25、制部件数据线地址线I/O接口0BSBRI/O接口1I/O接口n设备地址I/O接口1 计数器设备地址 1计数器定时查询方式（2/2）第51页/共62页21 四月 202352独立请求方式（1/2）连接方式每个部件均有独立的请求和响应信号线，由中央仲裁器的内部排队逻辑决定响应顺序。中央中央仲裁器仲裁器设备接口设备接口0 0设备接口设备接口1 1设备接口设备接口N NBR0BG0BR1BG1BRNBGN第52页/共62页21 四月 202353总线控制部件数据线地址线I/O接口0I/O接口1I/O接口nBR0BG0BR1BG1BRnBGnBG-总线同意BR-总线请求独立请求方式（2/2）排队器第53

26、页/共62页21 四月 2023546.3.2分布式仲裁分布式仲裁不需要中央仲裁器，由分布在各部件中的多个仲裁器竞争使用总线。每个潜在的主模块都有自己的仲裁器和唯一的仲裁号，通过仲裁总线上仲裁号的比较，决定可占用总线的部件。某部件有总线请求时，将其仲裁号发送到共享仲裁总线上；每个仲裁器将仲裁总线上得到的号与自己的号进行比较；如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号；最后，获胜者的仲裁号保留在仲裁总线上。分布式仲裁是以优先级仲裁策略为基础。第54页/共62页21 四月 2023556.4总线的定时和数据传送模式6.4.1 总线的定时6.4.2 总行数据传送模式第55页/共6

27、2页21 四月 2023566.4.1总线的定时总线的信息传送过程请求总线、总线仲裁、寻址、信息传送、状态返回；定时确定事件出现在总线上的时序关系；定时的分类：l同步定时l异步定时第56页/共62页21 四月 2023571、同步定时系统采用统一的时钟信号，所有事件的出现时间均有该时钟信号确定；优点各模块配合简单一致;数据传输效率较高；缺点：各模块的速度差异较大时，会影响系统的整体工作效率；时钟信号受到干扰时，会引起错误的同步；适用于总线长度较短，各功能模块速度相差不多的系统。动画演示：6-12.swf第57页/共62页21 四月 202358异步定时系统依靠应答方式或互锁机制来决定事件出现的

28、时间。优点总线周期长度可变；缺点增加了总线的复杂性和成本；适用于设备工作速度不一致的系统。动画演示：6-6-13.swf13.swf第58页/共62页21 四月 202359异步定时的互锁机制不互锁半互锁全互锁主设备主设备从设备从设备请请求求回回答答第59页/共62页21 四月 2023606.4.2总线数据传送模式读、写操作主设备利用系统总线，完成与从设备直接的数据传送；块传送操作只需给出块的起始地址，然后对固定块长度的数据一个接一个地读出或写入。写后读、读修改写操作只给出地址一次，或先写后读（校验），或先读后写（多道程序系统中对共享存储资源的保护）。广播、广集操作广播：总线允许一个主方对多个从方进行写操作。广集：与广播相反的操作，它将选定的多个从方数据在总线上完成AND或OR操作，用以检测多个中断源。猝发式传送猝发式传送第60页/共62页21 四月 202361本章作业P2071、208、9、10、11、12（写课本上）第61页/共62页21 四月 202362感谢您的观看！第62页/共62页