组合逻辑电路 .pptx

《组合逻辑电路 .pptx》由会员分享，可在线阅读，更多相关《组合逻辑电路 .pptx（119页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、目目 录录4.1 概述4.2 组合逻辑电路的分析4.3 组合电路的设计4.4 组合逻辑电路中的竞争和冒险4.5 组合电路的系统应用第4章 组合逻辑电路1第1页/共119页作作 业业4-1 c)4-44-5 2）4-7 2）4-9第4章 组合逻辑电路2第2页/共119页4.1 概述概述根据逻辑电路的结构和工作原理的不同，数字系统中的电路分为组合逻辑电路和时序逻辑电路。组合电路不具有“记忆”功能，任意时刻的输出仅与当前的输入有关，而与电路的原来状态无关。时序电路的输出不仅与当前的输入有关，而且与电路的原来状态有关，电路具有“记忆”功能。第4章 组合逻辑电路3第3页/共119页4.1 概述概述第4章

2、 组合逻辑电路4两种电路（第4章和第6章)的学习内容：逻辑电路的分析方法：根据逻辑电路，分析其逻辑功能；逻辑电路的设计方法：根据要求设计逻辑电路；常用中规模逻辑电路及其应用。第4页/共119页4.1 概述概述组合电路由逻辑门组成的多输入、多输出（或单输出）的逻辑电路。如：n个输入（x1 x n）、m个输出（z 1 zm）的组合电路。第4章 组合逻辑电路5第5页/共119页4.2 组合电路的分析组合电路的分析分析要求：就是根据已知逻辑电路，通过逻辑表达式、真值表等过程，分析其逻辑功能。一般步骤：根据电路逻辑式（化简）真值表判断逻辑功能 第4章 组合逻辑电路64.2.1 组合电路分析的一般步骤组合

3、电路分析的一般步骤 第6页/共119页例：分析某例：分析某4输入、输入、2输出逻辑电路的输出逻辑电路的功能功能第4章 组合逻辑电路7第7页/共119页第4章 组合逻辑电路8第二步：写出真值表第二步：写出真值表00其 它00001111111 1 1 01 1 0 11 0 1 10 1 1 11 1 1 1F2F1A B C D第一步：根据逻辑图写出逻辑式第一步：根据逻辑图写出逻辑式 功能：ABCD中多数为1时，F1=1；ABCD 全为1时，F2=1。表决电路:多数通过和一致通过。第三步：分析功能第三步：分析功能第8页/共119页 4.2.2 常用组合电路及其分析常用组合电路及其分析1、加法器

4、例1：由5个逻辑门组成的2 输入、2 输出逻辑电路第4章 组合逻辑电路9 逻辑式逻辑式第9页/共119页第4章 组合逻辑电路10真值表真值表0 0101 00 10 00 1101 1S CA B半加运算 A1 A0 +B1 B0 C1 S1 S0进位C0 A1A0和和B1B0两个两位二进制数相加，其当两个两位二进制数相加，其当A 0 和和B0相加时，因没有低位进位，只考虑本位和（相加时，因没有低位进位，只考虑本位和（S0）和进位（）和进位（C0）。这种加法运算称为）。这种加法运算称为“半加半加”运算。运算。实现半加运算的电路称为实现半加运算的电路称为“半加器半加器”。第10页/共119页 两

5、个高位数（A1、B1）相加时，必须考虑可能来自低位的进位（C0），这种运算称为“全加”。实现全加运算的电路称为全加器。显然，一位全加器是一个3 输入、2 输出的组合电路。第4章 组合逻辑电路11半加器的逻辑符号半加器的逻辑符号COSCABCOSiCiAiBi全加器的逻辑符号全加器的逻辑符号Ci-1CI第11页/共119页例例2：分析逻辑电路：分析逻辑电路第4章 组合逻辑电路12 这是一个由12个门组成的3输入、2输出组合逻辑电路。第12页/共119页第4章 组合逻辑电路13逻辑式逻辑式真值表真值表0 01 01 00 11 00 10 11 10 0 00 0 10 1 00 1 11 0 0

6、1 0 11 1 01 1 1Si CiAi Bi Ci-1功能：符合全加运算的规律，所以该电路为全加器。第13页/共119页例例3：全加器的应用：全加器的应用组成多位全加器组成多位全加器第4章 组合逻辑电路14用4个一位全加器组成 4 位全加器第14页/共119页例例4：分析：分析4位全加器位全加器74LS283应用电路应用电路第4章 组合逻辑电路1574LS283S0 S1 S2 S3 CO CI B0 B1 B2 B3 A0 A1 A2 A3 D0 D1 D2 D3 D4C B A 0D4 D3 D2 D1 D0A B C0 0 0 0 00 0 0 1 10 0 1 1 00 1 0

7、0 10 1 1 0 00 1 1 1 11 0 0 1 01 0 1 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1输 出输 入 可以看出，当输入为可以看出，当输入为000111时，输出始终为相应输入值时，输出始终为相应输入值的的3倍（二进制表示），所以，这是一个倍（二进制表示），所以，这是一个“3”电路。电路。第15页/共119页补充：实现减法运算补充：实现减法运算第4章 组合逻辑电路164位全加器S0 S1 S2 S3 COCI B0 B1 B2 B3 A0 A1 A2 A31 B0 B1 B2 B3 A0 A1 A2 A3分析：分析：A加加B的补

8、的补码（反码码（反码+1），），相当于进行相当于进行A减减B的运算。的运算。第16页/共119页第4章 组合逻辑电路174位全加器S0 S1 S2 S3 COCI B0 B1 B2 B3 A0 A1 A2 A31 0 1 0 1 1 1 0 0 1 1 1 0 如如00111010相相当于当于00110101，等于，等于1001第17页/共119页补充：全减器补充：全减器两个数相减时，考虑可能来自低位的借位，这种运算称为“全减”。实现全减运算的电路称为全减器。显然，一位全减器也是一个3 输入、2 输出的组合电路。第4章 组合逻辑电路18真值表真值表0 01 11 10 11 00 00 01

9、10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Di CiAi Bi Ci-1第18页/共119页2、数据选择器、数据选择器数据选择器又称为多路开关、多路转换器。1）功能 在控制信号作用下。从多个输入信号中选择一个信号到输出。如从4路信号（D0D3）中选一个到输出（F），称为 4选1数据选择器。第4章 组合逻辑电路19第19页/共119页2）原理分析）原理分析第4章 组合逻辑电路20第20页/共119页第4章 组合逻辑电路21第一步：根据逻辑图写出逻辑式使能端低电平有效。使能端低电平有效。第21页/共119页第4章 组合逻辑电路22第二步：根据逻辑式写出真值表

10、0D0D1D2D3任 意0 00 11 01 110000FA1 A0 第三步：分析功能 为选通端、低电平有效。控制端A1A0为00、01、10、11时，分别选中D0、D1、D2、D3到输出F 4选1数据选择器。第一步：根据逻辑图写出逻辑式第22页/共119页3）选择器的自扩展）选择器的自扩展 数据选择器的自扩展就是用多片某类选择器构成更大选择范围的选择器。如利用两个4选1数据选择器实现从8个输入信号中进行选择的要求（构成8选1数据选择器）。第4章 组合逻辑电路23第23页/共119页例：将双例：将双4选选1数据选择器扩展为数据选择器扩展为8选选1选择选择器器第4章 组合逻辑电路24 7415

11、3内部有两个独立的4选1数据选择器，利用扩展端A2控制两个选通端，在A2为0、1时各有一个选择器工作，实现8选1选择器的功能。第24页/共119页3、多路分配器、多路分配器1）功能 与数据选择器的功能相反，多路分配器可以在通道选择端的作用下，将一个数据分别送到多个输出端。第4章 组合逻辑电路25第25页/共119页2）原理分析）原理分析 4路分配器路分配器第4章 组合逻辑电路26首先写出逻辑式：首先写出逻辑式：第26页/共119页然后写出真值表：然后写出真值表：第4章 组合逻辑电路27D0=DD1=DD2=DD3=D0 00 11 01 1输出A1 A0 功能 当A1A0为不同组合时，输入数据

12、（D）可以有选择地被分配到D0 D3四路输出中，实现了数据的多路分配 4路分配器D0D1D2D3DA1A0逻辑符号第27页/共119页4、编码器、编码器1）编码的概念用数码信号表示特定对象的过程称为编码，如运动员号码、身份证号码、汉字编码等。2）二进制编码用多位二进制数形成一组二进制代码，如果将代码赋予特定的含义，就称为二进制编码。如计算机、计数器的键盘和按键，可将数字、符号转换为相应的二进制代码，是典型的编码器。第4章 组合逻辑电路28第28页/共119页第4章 组合逻辑电路29输出0100 （4）键盘或按键的编码工作第29页/共119页8线线-3线普通编码器线普通编码器输入8个高、低电平信

13、号，输出3位二进制数。如5有效（0或1），即对5编码，输出0101（原码）或1010（反码）第4章 组合逻辑电路30输出0101（原码）第30页/共119页3）原理原理这是一个8输入、3输出的组合电路。首先根据逻辑图写出逻辑式：第4章 组合逻辑电路31第31页/共119页 然后根据逻辑表达式写出真值表：然后根据逻辑表达式写出真值表：第4章 组合逻辑电路320 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0

14、0 0 1 0 00 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1F2 F1 F0 I0 I1 I2 I3 I4 I5 I6 I7输出原码输入1有效 从真值表可看从真值表可看出，出，8个输入中同个输入中同一时刻只有一个有一时刻只有一个有效效（1）编码器将编码器将该信号转换为相应该信号转换为相应的二进制代码（的二进制代码（原原码表示码表示）当有多个同时输入当有多个同时输入有效时，则需采用有效时，则需采用优先编码器，参见优先编码器，参见组合电路的设计。组合电路的设计。第32页/共119页4.3 组合电路的设计组合电路的设计4.3.1 概述概述设计组合电路时，由于所设计的电路功能、复杂

15、程度不同，所需的逻辑门电路从几个、几十个到数百个甚至更多。应该根据实际要求，选择不同规模的集成电路。第4章 组合逻辑电路33 实际问题用小规模集成电路（SSI）实现SSI 各种逻辑门用中规模集成电路（MSI）实现MSI 译码器、选择器等用大规模集成电路（LSI）实现LSI 存储器、可编程器件等第33页/共119页 4.3.2 用小规模集成电路设计组合电路用小规模集成电路设计组合电路1、设计的一般步骤第4章 组合逻辑电路34第34页/共119页例：设计三人表决电路例：设计三人表决电路第4章 组合逻辑电路35第一步第一步：实际问题逻辑化。：实际问题逻辑化。输入输入A、B、C 同意为同意为1、不同、

16、不同意为意为0；表决结果；表决结果F通过为通过为1、否则为否则为0。第二步第二步：根据要求写真值表：根据要求写真值表 000101110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1FA B C第35页/共119页第三步：根据真值表写出逻辑式第三步：根据真值表写出逻辑式1、如选用与门和或门实现，化为最简与-或式：第4章 组合逻辑电路362、如完全选用与非门实现，则将最简与-或式变换为与非-与非式与非-与非式第36页/共119页第四步：根据逻辑式画逻辑图第四步：根据逻辑式画逻辑图第4章 组合逻辑电路37用与门和或门实现用与门和或门实现 用与非门实现用与非门实现第3

17、7页/共119页4.3.3 常用组合电路及设计常用组合电路及设计1、优先编码器的设计及应用功能：允许多个输入同时有效，按规定的优先级别进行编码。例：设计一个10线-4线优先编码器，输入I0 I9（低电平输入有效）、输出反码、优先级自高向低为：I9I8I1I0第4章 组合逻辑电路38第38页/共119页要求设计的优先编码器示意图要求设计的优先编码器示意图第4章 组合逻辑电路39优先顺序I I0 0I I5 5I I9 9Y Y3 3Y Y0 01 11 10 01 10 00 01 11 11 11 11 10 01 10 0表示输出反码表示输入低电平有效如输入11110010115有效，输出1

18、010（5的反码）第39页/共119页第一步：按要求写出真值表第一步：按要求写出真值表第4章 组合逻辑电路401 1 1 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 1 1 1 1 1 1X X X X X X X X 0X X X X X X X 0 1X X X X X X 0 1 1X X X X X 0 1 1 1X X X X 0 1 1 1 1X X X 0 1 1 1 1 1X X 0 1 1 1 1 1 1X 0 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1输 出

19、输 入第40页/共119页第二步：写出逻辑式第二步：写出逻辑式第4章 组合逻辑电路41化简后，得：化简后，得：第41页/共119页例：典型优先编码器（例：典型优先编码器（148）及扩展应用）及扩展应用74LS148为8线-3线优先编码器，输入低电平有效、输出反码，优先顺序为：第4章 组合逻辑电路42有编码输入时，为0输出反码无编码输入时，为0选通端0有效优先级别优先级别第42页/共119页8线线-3线优先编码器的真值表线优先编码器的真值表第4章 组合逻辑电路431 10 11 01 01 01 01 01 01 01 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01

20、0 11 1 01 1 1X X X X X X X X1 1 1 1 1 1 1 10 X X X X X X X1 0 X X X X X X1 1 0 X X X X X1 1 1 0 X X X X1 1 1 1 0 X X X1 1 1 1 1 0 X X1 1 1 1 1 1 0 X1 1 1 1 1 1 1 01000000000输 出输 入 第43页/共119页优先编码器的扩展：优先编码器的扩展：用两片用两片148组成为组成为16线线-4线优先编码器线优先编码器第4章 组合逻辑电路44输出为原码输出为原码第44页/共119页2、译码器的设计及应用、译码器的设计及应用译码是编码的

21、逆过程，即将代码“翻译”为特定的对象。将一组二进制代码“翻译”为一组高低电平信号。能实现译码功能的电路称为译码器。译码器也是一种多输入多输出的组合逻辑电路。第4章 组合逻辑电路45二二-十进制译码器十进制译码器通用译码器通用译码器显示译码器显示译码器二进制译码器二进制译码器代码转换器代码转换器译码器译码器1）译码器的种类第45页/共119页2）二进制译码器）二进制译码器将n位二进制代码，译为特定含义的2n个输出信号，称为二进制译码器。常用的有2线-4线译码器、3线-8线译码器和4线-16线译码器等。第4章 组合逻辑电路46第46页/共119页第4章 组合逻辑电路47例：设计3线-8线译码器，输

22、入原码、输出高电平有效。分析，该电路为3输入、8输出的组合电路。当输入为000111时，8个输出依次为高电平。例如若ABC为110，则F7F0为01000000 3线-8线译码器ABCF7F0第47页/共119页第一步：按照要求写真值第一步：按照要求写真值表表第4章 组合逻辑电路480 0 0 0 0 0 0 10 0 0 0 0 0 1 00 0 0 0 0 1 0 00 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0 0 01 0 0 0 0 0 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1

23、 1F7 F6 F5 F4 F3 F2 F1 F0A B C第二步：写逻辑式第二步：写逻辑式第48页/共119页第三步：画逻辑图第三步：画逻辑图第4章 组合逻辑电路49每个输出都是输入变量的最小项，因每个输出都是输入变量的最小项，因此又称为此又称为最小项译码器最小项译码器。第49页/共119页二进制译码器的典型产品二进制译码器的典型产品 74LS138第4章 组合逻辑电路50 74LS138为 3线-8线译码器，输入原码、输出低电平有效。选通端 时工作。A2A1 A0=101时，输出：选通端低电平输出有效原码输入第50页/共119页74LS138的功能表的功能表第4章 组合逻辑电路51输入端输

24、出端选通端第51页/共119页74LS138的扩展的扩展 组成组成4线线-16线译码器线译码器第4章 组合逻辑电路52第52页/共119页3）二）二-十进制译码器十进制译码器功能：输入 4 位二进制代码，输出 10 路高低电平信号 例：74LS42 输入（00001001）为原码、输出（F9F0）为高电平有效。第4章 组合逻辑电路534线-10线译码器A3A2A1A0F9F0第53页/共119页4）显示译码器）显示译码器功能：将 4 位二进制代码，译为数码显示器所需的信号。如七段数码显示器，则译为 7 个显示信号，通过数码管显示相应的数字。第4章 组合逻辑电路54第54页/共119页显示译码器

25、与七段数码显示器显示译码器与七段数码显示器第4章 组合逻辑电路55第55页/共119页七段数码显示器七段数码显示器/半导体数码管半导体数码管由七个发光二极管（a、b、c、d、e、f、g）组成，根据显示代码的不同，可以显示数字及部分英文字母。第4章 组合逻辑电路56阳极阴极发光二极管导通时发光数码管的接法有两种数码管的接法有两种：共阴：共阴极和共阳极。极和共阳极。第56页/共119页 如果七个发光二极管的阴极接在一起并接地，称如果七个发光二极管的阴极接在一起并接地，称为共阴极接法。显示代码（为共阴极接法。显示代码（a g）为高电平时，相应为高电平时，相应的发光二极管导通并发光。例如：的发光二极管

26、导通并发光。例如：a g为为1111001时，时，显示显示 3 第4章 组合逻辑电路57共阴极数码管第57页/共119页共阳极数码管共阳极数码管 如果七个发光二极管的阳极接在一起并接电源，称为共阳极接法。显示代码（a g）为低电平时，相应的发光二极管导通并发光。例如：a g为01100000时，显示 E第4章 组合逻辑电路58第58页/共119页七段显示译码器的设计七段显示译码器的设计按照显示的要求（数字、字母等）及数码管的结构（共阳极或共阴极），根据组合电路的设计方法进行设计。例：设计一个七段显示译码器，将 0000、0001、00101001（8421BCD码），用共阴极接法的半导体七段显

27、示器依次显示为 0、19 第4章 组合逻辑电路59第59页/共119页第一步：按照要求及数码管的结构，写出真值第一步：按照要求及数码管的结构，写出真值表表第4章 组合逻辑电路60无关项其 他01234567891 1 1 1 1 1 00 1 1 0 0 0 01 0 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 11 0 1 1 1 1 01 1 1 0 0 0 01 1 1 1 1 1 01 1 1 1 0 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01

28、0 0 1a b c d e f gA B C D显示数字输 出输 入第60页/共119页第二步：根据真值表写出逻辑式（可利用无关项化第二步：根据真值表写出逻辑式（可利用无关项化简）简）第4章 组合逻辑电路61第三步：根据逻辑式画逻辑图（略）第61页/共119页典型的典型的BCD-七段显示译码器（七段显示译码器（4线线-7线译码线译码器）器）74LS47：输出低电平有效，用于共阳极数码管74LS48：输出高电平有效，用于共阴极数码管第4章 组合逻辑电路62BCD码输入测试输入熄灭输入/灭0输出灭0输入显示信号输出第62页/共119页74LS48的功能表的功能表第4章 组合逻辑电路631）灯测试

29、输入灯测试输入 ：为低电平时，：为低电平时，数码管应显示数码管应显示“8”。正常使用，。正常使用，应接高电平。应接高电平。2）灭零输入灭零输入 ：为低电平，且：为低电平，且A3A2A1A0=0时，数码管不显示（灭）。时，数码管不显示（灭）。第63页/共119页第4章 组合逻辑电路643）熄灭输入熄灭输入/灭零输出灭零输出 ：双：双重功能的输入重功能的输入/输出端。输出端。输入：外加低电平时，所有灯熄灭。输入：外加低电平时，所有灯熄灭。输出：当输出：当A3A2A1A0为为0时，输出为时，输出为0。第64页/共119页例：灭例：灭 0、熄灭功能的应用、熄灭功能的应用 多位数字显多位数字显示示多位显

30、示电路，整数部分的最高位和小数部分的最低位不显示0，如这两位为0则熄灭，同时整数部分的次高位和小数部分的次低位也不能显示0。但小数点前后两位应能显示0。第4章 组合逻辑电路65第65页/共119页3、数值比较器的设计与应用、数值比较器的设计与应用1）功能 比较两个相同位数的二进制数的大小，由FA=B、FAB 三个输出表示比较的结果。第4章 组合逻辑电路66第66页/共119页2）一位比较器的设计一位比较器的设计 A、B 均为一位二进制数，输出为 FAB、FA=B、FAB FA=B FAB FA=B FA B0A0 B1A1 B2A2 B3A3 B FA=B FABA0B0A1B1A2B2A3B

31、3输 出输 入第70页/共119页写出逻辑式（逻辑图略）：写出逻辑式（逻辑图略）：第4章 组合逻辑电路71第71页/共119页集成化集成化4位比较器（位比较器（74LS85）及级联）及级联特点：能进行两个4位二进制数比较，为扩展使用，增加级联输入端。例：用两片74LS85进行8位数比较。第4章 组合逻辑电路72第72页/共119页4.3.4 用中规模集成电路设计组合电路用中规模集成电路设计组合电路组合逻辑电路除可用门电路（如与非门）实现外，也可采用中规模集成器件实现。采用中规模器件（一般指译码器、数据选择器和全加器）设计组合电路，应对逻辑函数进行变换，得到与指定器件相一致的表达式。第4章 组合

32、逻辑电路73第73页/共119页用数据选择器、译码器设计的思路用数据选择器、译码器设计的思路第4章 组合逻辑电路74实际问题数据选择器（4选1）译码器选择器为最小项之和译码器由2n个最小项组成实现第74页/共119页1、用数据选择器设计组合电路、用数据选择器设计组合电路（1）用数据选择器实现逻辑函数）用数据选择器实现逻辑函数例：设计三人表决电路通过真值表，得到逻辑表达式：第4章 组合逻辑电路75方法一：选用8选1数据选择器 （用3个控制端的选择器实现3变量的组合电路）。写出8选1数据选择器的逻辑式：第75页/共119页两式比较，令：A2=A、A1=B、A0=C、则，D0=D1=D2=D4=0

33、D3=D5=D6=D7=1 两式相等，实现所要求的逻辑功能。第4章 组合逻辑电路76F第76页/共119页方法二：用方法二：用4选选1数据选择器实现数据选择器实现 用2个控制端的选择器实现3变量逻辑函数，需分离出多余的变量。第4章 组合逻辑电路77 4选选1选择器的逻辑式：选择器的逻辑式：将所需设计逻辑式进行变换：将所需设计逻辑式进行变换：令：令：第77页/共119页第4章 组合逻辑电路78则两式相等，实现所要求的逻辑功能令：令：第78页/共119页用数据选择器设计逻辑函数小结用数据选择器设计逻辑函数小结1）如果逻辑函数输入变量数与数据选择器控制端数量相同（如用8选1实现3变量函数），则输入变

34、量与控制变量一一相接，数据输入端接高低电平。2）如果逻辑函数输入变量数多于数据选择器控制端数（如用4选1实现3变量函数），则需分离多余的变量。未被分离的输入变量与控制变量相接，被分离变量则与数据输入端相接。第4章 组合逻辑电路79第79页/共119页一般情况下，一个n变量的逻辑函数可用（2n）选1或（2n-1）选1数据选择器实现。如果部分变量出现的频率更低的话，则通过一些门电路可实现更多变量的逻辑函数。第4章 组合逻辑电路80第80页/共119页例例4-15：用：用8选选1数据选择器实现数据选择器实现5变量逻辑变量逻辑函数函数第4章 组合逻辑电路81 用3个控制端的选择器实现5个变量的逻辑函数

35、，需分离出两个变量。一般来说，D、E出现较少，可将其分离，并经过附加的电路送到输入端。第81页/共119页逻辑电路逻辑电路第4章 组合逻辑电路82第82页/共119页（2）用数据选择器构成等值数码比较器）用数据选择器构成等值数码比较器74LS151，八选一数据选择器第4章 组合逻辑电路83第83页/共119页两输入A=a2a1a0，B=b2b1b0当A与B相等时，输出F=0当A与B不等时，输出为F=1。第4章 组合逻辑电路84第84页/共119页2、用译码器设计组合电路、用译码器设计组合电路（1）用译码器设计逻辑函数）用译码器设计逻辑函数对于最小项译码器来说，其输出是输入变量的所有最小项。由于

36、所有逻辑函数都可转化成其最小项的和的形式，因此任何逻辑函数都可采用译码器实现。并且首先需要将表达式转换成最小项的和的形式。3线-8线译码器可实现任何3变量的逻辑函数。4线-16线译码器可实现任何4变量的逻辑函数。第4章 组合逻辑电路85第85页/共119页第4章 组合逻辑电路86例：用译码器实现逻辑函数 F(A，B，C)=m(0，2，3，4，7)F为3变量逻辑函数，因此选用 74LS138（3 线8线译码器）。输入为原码、输出低电平有效。每个输出对应一个以输入为变量的最小项。其逻辑式为：第86页/共119页 由表达式可见，各个输出（由表达式可见，各个输出（mi）用）用与非门连接便可实现逻辑函数

37、与非门连接便可实现逻辑函数F。第4章 组合逻辑电路87F(A，B，C)=m(0，2，3，4，7)因为138的输出为低电平有效，因此将逻辑函数转换成最小项的反变量的形式。第87页/共119页连接电路图：输入端 使能端 输出端第4章 组合逻辑电路88第88页/共119页第4章 组合逻辑电路89也可通过与门连接也可通过与门连接第89页/共119页（2）用译码器实现一位全加器用译码器实现一位全加器通过全加器真值表可得其逻辑表达式第4章 组合逻辑电路901位全加器真值表位全加器真值表0 01 01 00 11 00 10 11 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01

38、1 1Si Ci+1Ai Bi Ci第90页/共119页（2）用译码器实现一位全加器用译码器实现一位全加器第4章 组合逻辑电路91 选用一片选用一片74LS138及与非门实现及与非门实现用译码器实现多输出函数，需用译码器实现多输出函数，需要一片译码器和多片与非门要一片译码器和多片与非门（或门）。（或门）。第91页/共119页（3）用二进制译码器构成各种）用二进制译码器构成各种BCD译译码器码器任何一种BCD码通过4线-16线译码器进行译码。74LS154为4线-16线译码器，输入原码、输出低电平有效。第4章 组合逻辑电路92第92页/共119页第4章 组合逻辑电路93第93页/共119页3.用

39、全加器实现组合逻辑电路用全加器实现组合逻辑电路例：设计一个代码转换电路，将8421BCD码转换成余3码。第4章 组合逻辑电路94第94页/共119页问题：将问题：将8421BCD码转换成码转换成5421BCD码？码？真值表第4章 组合逻辑电路95Y3Y2Y1Y0=DCBA+0011第95页/共119页4.4 组合逻辑电路中的竞争和冒险组合逻辑电路中的竞争和冒险前面章节介绍组合电路的分析和设计时，将所有的逻辑门都看成理想器件，忽略了信号通过门的传输时间，实际的逻辑门都存在传输延迟时间。第4章 组合逻辑电路964.4.1 竞争和冒险产生的原因AttFFt理想逻辑门忽略传输时间实际存在传输时间第96

40、页/共119页例：竞争和冒险的产生例：竞争和冒险的产生第4章 组合逻辑电路97 理想情况下，理想情况下，F=AB，但考虑到，但考虑到A、B实际到实际到达与门的时间不同，存在达与门的时间不同，存在竞争竞争，可能产生干扰脉，可能产生干扰脉冲，称为冲，称为冒险冒险。第97页/共119页第4章 组合逻辑电路98考虑传输时间，A、B到达与门的时间不同，称为竞争由于存在竞争，输出产生干扰脉冲，称为冒险ttttAABF忽略传输时间AABttttF理想输出第98页/共119页与门和或门产生竞争、冒险的原因与门和或门产生竞争、冒险的原因第4章 组合逻辑电路99输入有竞争现象时，输出不一定都产生冒险。输入有竞争现

41、象时，输出不一定都产生冒险。冒险分为逻辑冒险和功能冒险两种。冒险分为逻辑冒险和功能冒险两种。第99页/共119页4.4.2 逻辑冒险及消除逻辑冒险及消除第4章 组合逻辑电路100 当多个输入信号中某一个发生变化时，由于此当多个输入信号中某一个发生变化时，由于此信号在电路中经过的途径不同，使到达电路某个门信号在电路中经过的途径不同，使到达电路某个门的多个输入信号之间产生时间差，即存在由所有的的多个输入信号之间产生时间差，即存在由所有的逻辑部件的延迟时间引起的竞争，称为逻辑部件的延迟时间引起的竞争，称为“逻辑竞争逻辑竞争”，由此产生的冒险为，由此产生的冒险为“逻辑冒险逻辑冒险”。第100页/共11

42、9页例：逻辑竞争与冒险例：逻辑竞争与冒险第4章 组合逻辑电路101ABC由111 110时，C发生变化，由于经过门的数量不同，达到G4门的时间就不同，称为“逻辑竞争”第101页/共119页第4章 组合逻辑电路102tttAtBCtCtACBCFC由1到0经G1延迟t经G2延迟t经G3再延迟t偏1型干扰脉冲第102页/共119页逻辑冒险的消除逻辑冒险的消除 修改逻辑设计（增加冗余项）修改逻辑设计（增加冗余项）第4章 组合逻辑电路103111100 01 11 1001ABC 两圆圈相切时，可能产生逻辑冒险第103页/共119页利用增加冗余项消除逻辑冒险利用增加冗余项消除逻辑冒险第4章 组合逻辑电

43、路104111100 01 11 1001ABC修改后的电路及逻辑式解决：增加冗余项AB第104页/共119页修改后的电路消除逻辑冒险第4章 组合逻辑电路105AB保持高电平F保持高电平第105页/共119页4.4.4 功能冒险及消除功能冒险及消除第4章 组合逻辑电路106 在组合电路的输入端，当有几个变量变化时，由于其变化的快慢不同，传递到某个门的输入端必然存在时间差，这种现象叫作功能竞争。因功能竞争而在输出端所产生的瞬时干扰脉冲，称为功能冒险。第106页/共119页第4章 组合逻辑电路107消除干扰措施之一：加滤波电容功能冒险的消除措施消除干扰措施之二：引入禁止脉冲第107页/共119页4

44、.5 组合电路的系统应用组合电路的系统应用综合应用实例：药厂药片数量计数系统电路框图。图中，工厂的产品（药片）通过漏斗装入位于传送带上的药瓶之中，每瓶中药片的数量可以预先设定，要求通过数码管显示所设每瓶中药片数量 及若干瓶中药片总的数量。第4章 组合逻辑电路108第108页/共119页第4章 组合逻辑电路109药片通过漏斗装入键盘设定每瓶数量第109页/共119页第4章 组合逻辑电路110第110页/共119页第4章 组合逻辑电路1114.5 组合电路的系统应用 编码器编码器A将其预先设定的将其预先设定的66转换为二进制数并存入转换为二进制数并存入寄存器寄存器A中，通过中，通过译码显示译码显示

45、电路显示电路显示“66”。计数器输出与设定值相等时，计数器输出与设定值相等时，比较器比较器的输出发出信的输出发出信号使漏斗的阀门关闭，同时控制传送带前进，将下一个号使漏斗的阀门关闭，同时控制传送带前进，将下一个药瓶移至漏斗下面，传送控制发出信号使计数器清零，药瓶移至漏斗下面，传送控制发出信号使计数器清零，这时比较器的输出为这时比较器的输出为0，发出信号时漏斗的阀门打开，发出信号时漏斗的阀门打开，继续装药。继续装药。加法器和寄存器加法器和寄存器构成构成“累加累加”的功能。可以将多个的功能。可以将多个瓶子中药片的数量累加，通过瓶子中药片的数量累加，通过译码、显示电路译码、显示电路显示出来。显示出来

46、。第111页/共119页4.6 用用Multisim2001设计和分析组合电路设计和分析组合电路例4-17 设计一个3人表决电路，其中M为控制端：当M=0时，A、B、C多数同意表决可通过；M=1时，A、B、C必须一致同意表决才能通过。解：首先进行逻辑抽象，得到真值表。第4章 组合逻辑电路112第112页/共119页方法方法1：用：用SSI实现实现进入Multisim 2001界面，选择并进入“逻辑转换器”，按真值表进行填写。第4章 组合逻辑电路113第113页/共119页然后进行化简，并用与非门实现。第4章 组合逻辑电路114第114页/共119页方法方法2：用：用MSI实现（数据选择器）实现

47、（数据选择器）根据真值表写出逻辑表达式选择8选1器件74LS151，令A为地控制高位端，C为低位端，则：并且使能端接低电平（有效状态）。第4章 组合逻辑电路115第115页/共119页进入Multisim2001，按设计连接74LS151，并用“逻辑转换器”验证设计。第4章 组合逻辑电路116第116页/共119页组合逻辑电路的特点组合逻辑电路的一般分析方法1、写表达式；2、列真值表；3、说明功能。组合逻辑电路的一般设计方法1、列真值表；2、写表达式、变换；3、画逻辑图。第4章 组合逻辑电路117本章小结第117页/共119页第4章 组合逻辑电路118常用组合逻辑电路1、编码器；2、译码器；3、数据选择器；4、加法器；5、数值比较器中规模集成电路的应用 电路分析、自扩展和实现逻辑功能。组合逻辑电路中的竞争冒险现象第118页/共119页第4章 组合逻辑电路119感谢您的观看！第119页/共119页