组合逻辑电路分析与设计加法器编码器译码器显示器数概要.pptx
《组合逻辑电路分析与设计加法器编码器译码器显示器数概要.pptx》由会员分享,可在线阅读,更多相关《组合逻辑电路分析与设计加法器编码器译码器显示器数概要.pptx(36页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、触发器触发器1 1、触发器是时序逻辑电路的组、触发器是时序逻辑电路的组成单元成单元2 2、时序逻辑电路的输出不但、时序逻辑电路的输出不但取决于现在的输入,还与电路取决于现在的输入,还与电路原来的状态有关原来的状态有关第1页/共36页触发器输出有两种可能的状态:触发器输出有两种可能的状态:0、1输出状态不只与现时的输入有关,还输出状态不只与现时的输入有关,还与原来的输出状态有关与原来的输出状态有关触发器是有记忆功能的逻辑部件触发器是有记忆功能的逻辑部件按功能分有:按功能分有:R-S触发器、触发器、D型触发器、型触发器、JK触发器、触发器、T型触发器等型触发器等按稳定状态分有:双稳态触发器、单按稳
2、定状态分有:双稳态触发器、单稳态稳态触发器、无稳态触发器触发器、无稳态触发器第2页/共36页&a&b反馈反馈两个输入端两个输入端两个输出端两个输出端5-1 5-1 双稳态触发器双稳态触发器5-1-1 RS5-1-1 RS触发器触发器1.基本基本RS触发器触发器第3页/共36页&a&b原状态原状态11001010输出仍保持输出仍保持输入输入 =0(1 0 1),=1时时第4页/共36页&a&b原状态原状态01111010输出变为输出变为输入输入 =0(1 0 1),=1时时第5页/共36页原状态原状态10101011输出变为输出变为&a&b输入输入 =1,=0(1 0 1)时时第6页/共36页原
3、状态原状态00110101输出保持输出保持&a&b输入输入 =1,=0(1 0 1)时时第7页/共36页原状态原状态10111001输出保持原状态输出保持原状态&a&b输入输入 =1,=1时时第8页/共36页原状态原状态01110110输出保持原状态输出保持原状态&a&b输入输入 =1,=1时时第9页/共36页0011输出全是输出全是1但当但当RD=SD=0同时变为同时变为1时,翻转快时,翻转快的门输出变为的门输出变为0,另一个不得翻转。,另一个不得翻转。&a&b输入输入 =0(1 0 1),=0(1 0 1)时时第10页/共36页 基本触发器的功能表基本触发器的功能表 Q 1 1 保持原状态
4、 0 1 0 1 1 0 1 0 0 0 同时变为 1 后不确定 两个输入端同时有效的输入取值情况即为约束!两个输入端同时有效的输入取值情况即为约束!即输入作用后的输出Qn+1特性方程:特性方程:第11页/共36页基本触发器的特点总结:基本触发器的特点总结:(1 1)有两个互补的输出端,有两个稳定的输出)有两个互补的输出端,有两个稳定的输出状态。状态。(2 2)有复位()有复位(Q=0Q=0)、置位()、置位(Q=1Q=1)、保持原)、保持原状态三种功能。状态三种功能。(3 3)由于反馈线的存在,无论是复位还是置位,)由于反馈线的存在,无论是复位还是置位,有效信号只需要作用很短的一段时间,即有
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 组合 逻辑电路 分析 设计 加法器 编码器 译码器 显示器 概要
限制150内