译码器实验学习.pptx

《译码器实验学习.pptx》由会员分享，可在线阅读，更多相关《译码器实验学习.pptx（68页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、实验平台实验平台有软件环境和硬件环境1 硬件：实验箱扩展模块（xinlinx spartan 3s200FPGA）2 软件：xinlinx ISE 13.1 和 TPC-USB2013-4-251第1页/共68页2013-4-252扩展板资源说明第2页/共68页FPGA FPGA（FieldProgram able Gate Array），即现场可编程门阵列。以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。2013-4-253第3页/共68页Xinlinx -FPGA 产品2013-

2、4-254Xilinx公司目前有两大类FPGA产品:Spartan系列:面向低成本的中低端应用，是目前业界成本最低的一类FPGA；Virtex系列:面向高端应用，属于业界顶级产品。这两个系列的差异仅限于芯片的规模和专用模块上，都采用了先进的0.13um、90nm、65nm、40nm 制造工艺，具有相同的卓越品质。Spartan系列是Virtex系列的简化版本。第4页/共68页Xinlinx 公司软件平台介绍2013-4-255 ISE Foundation软件是Xilinx公司推出的FPGA/CPLD集成开发环境，不仅包括逻辑设计所需的一切，还具有简便易用的内置式工具和向导，使得I/O分配、功

3、耗分析、时序驱动设计收敛、HDL仿真等关键步骤变得容易而直观。第5页/共68页Xinlinx 公司软件平台介绍2013-4-256ISE Design Suite涉及了FPGA设计的各个应用方面，包括逻辑开发、数字信号处理系统以及嵌入式系统开发等。FPGA开发的主要应用领域，主要包括：1）ISE Foundation：集成开发工具 2）EDK：嵌入式开发套件 3）DSP_TOOLs：数字信号处理开发工具 4）ChipScope Pro：在线逻辑分析仪工具 5）PlanAhead：用于布局和布线等设计分析工具第6页/共68页2013-4-257集成开发环境数字信号处理开发工具在线逻辑分析仪工具片

4、上系统开发 布局布线工具第7页/共68页2013-4-258第8页/共68页Xinlinx 公司软件平台介绍 -主要功能2013-4-259 ISE的主要功能包括设计输入、综合、仿真、实现和下载，涵盖了可编程逻辑器件开发的全过程，从功能上讲，完成CPLD/FPGA的设计流程无需借助任何第三方EDA软件。下面简要说明各功能的作用：第9页/共68页Xinlinx 公司软件平台介绍 -主要功能2013-4-2510 1、设计输入：ISE提供的设计输入工具包括用于HDL代码输入和查看报告的ISE文本编辑器（The ISE Text Editor），用于原理图编辑的工具ECS（The Engineeri

5、ng Capture System），用于生成IP Core的Core Generator，用于状态机设计的StateCAD以及用于约束文件编辑的Constraint Editor等。第10页/共68页Xinlinx 公司软件平台介绍 -主要功能2013-4-2511 2、综合：ISE的综合工具不但包含了Xilinx自身提供的综合工具XST，同时还可以内嵌Mentor Graphics公司的Leonardo Spectrum和Synplicity公司的Synplify，实现无缝链接。3、仿真：ISE本身自带了一个具有图形化波形编辑功能的仿真工具HDL Bencher，同时又提供了使用Model

6、 Tech公司的Modelsim进行仿真的接口。第11页/共68页Xinlinx 公司软件平台介绍 -主要功能2013-4-2512 4、实现：此功能包括了翻译、映射、布局布线等，还具备时序分析、管脚指定以及增量设计等高级功能。5、下载：下载功能包括了BitGen，用于将布局布线后的设计文件转换为位流文件，还包括了IMPACT，功能是进行芯片配置和通信，控制将程序烧写到FPGA芯片中去。第12页/共68页2013-4-25134、实现：此功能包括了翻译、映射、布局布线等，还具备时序分析、管脚指定以及增量设计等高级功能。5、下载：下载功能包括了BitGen，用于将布局布线后的设计文件转换为位流文

7、件，还包括了IMPACT，功能是进行芯片配置和通信，控制将程序烧写到FPGA芯片中去。第13页/共68页Xinlinx 公司软件平台介绍 -ISE设计流程2013-4-2514翻译翻译映射映射布局和布线布局和布线规划规划 和预算和预算HDL RTL仿真仿真综合以创建网表综合以创建网表功能仿真功能仿真得到时序收敛得到时序收敛时序仿真时序仿真实现实现创建代码创建代码/原理图原理图配置配置FPGA产生比特流文件第14页/共68页ISE 13.1 软件设计流程 -创建一个工程创建一个工程2013-4-2515第15页/共68页ISE 13.1 软件设计流程 -创建一个工程创建一个工程2013-4-25

8、16选择芯片选择综合工具选择仿真工具选择代码语言NEXT第16页/共68页ISE 13.1 软件设计流程 -创建一个工程创建一个工程2013-4-2517 这里显示了新建立的工程的各种属性，确认是否正确。确认后，点Finish第17页/共68页ISE 13.1 软件设计流程 -创建一个工程创建一个工程2013-4-2518完成后显示工程文件夹以及工程所用芯片。第18页/共68页ISE 13.1 软件设计流程 -创建一个工程创建一个工程2013-4-2519可以新建文件，添加已经写好的文件，添加文件并复制该文件到工程文件夹中。第19页/共68页ISE 13.1 软件设计流程 -创建一个工程创建一

9、个工程2013-4-2520新建文件的类型，不同的类型有着不同的功能和意义。该文件的实体名第20页/共68页ISE 13.1 软件设计流程 -创建一个工程创建一个工程2013-4-2521第21页/共68页ISE 13.1 软件设计流程 -创建一个工程创建一个工程2013-4-2522双击文件名多文档切换添加自己设计的代码，开始自己的芯片之旅第22页/共68页ISE 13.1 软件设计流程 -综合综合2013-4-2523这个图标表示顶层芯片双击Synthesize进行综合常用的操作 综合、实现、下载、配置芯片等第23页/共68页ISE 13.1 软件设计流程 -添加仿真文件添加仿真文件201

10、3-4-2524右键新建的工程，选择”New Source”第24页/共68页ISE 13.1 软件设计流程 -添加仿真文件添加仿真文件2013-4-2525选择测试文件，键入文件名。Next第25页/共68页ISE 13.1 软件设计流程 -添加仿真文件添加仿真文件2013-4-2526选择要测试的模块。因为这里只有一个模块，如有多个模块，这里会出现多个。第26页/共68页ISE 13.1 软件设计流程 -添加仿真文件添加仿真文件2013-4-2527这是我写的一个有两个模块的工程，这里出现选择。第27页/共68页ISE 13.1 软件设计流程 -添加仿真文件添加仿真文件2013-4-252

11、8第28页/共68页ISE 13.1 软件设计流程 -添加仿真文件添加仿真文件2013-4-2529在这里编写仿真测试文件。第29页/共68页ISE 13.1 软件设计流程 -添加仿真文件添加仿真文件2013-4-2530点这里Simulation并选中test，展开即可看到要测试的模块。第30页/共68页ISE 13.1 软件设计流程 -添加仿真文件添加仿真文件2013-4-2531选中新建的测试文件，这里有相应的操作，第一个是语法检查。先检查语法，然后再双击第二个进行仿真。第31页/共68页ISE 13.1 软件设计流程 -添加仿真文件添加仿真文件2013-4-2532第32页/共68页I

12、SE 13.1 软件设计流程 -添加约束文件添加约束文件.ucf2013-4-2533设计完自己的芯片后，还要添加约束文件，也即芯片的管脚与自己定义的管脚的对应关系。文件内容如下：第33页/共68页ISE 13.1 软件设计流程 -怎么写约束文件怎么写约束文件2013-4-2534约束文件都是形如：NET“自己定义的接口名自己定义的接口名”LOC=扩展板上的接扩展板上的接口名；口名；多行组成，就是自己定义的接口与扩展板上的接口对应起来。例如，我定义一个模块有三个接口A,B,OUT。就可以这样写NET“A”LOC=P101;NET“B”LOC=P95;NET“OUT”LOC=P93;第34页/共

13、68页ISE 13.1 软件设计流程 -怎么写约束文件怎么写约束文件2013-4-2535NET“c_bus1”IOSTANDARD=LVCMOS25;/指定电平标准NET“c_bus1”DRIVE=12;/驱动强度NET“c_bus1”SLEW=SLOW;/压摆率。第35页/共68页ISE 13.1 软件设计流程 -添加约束文件添加约束文件2013-4-2536选这里，输入文件名，然后点Next第36页/共68页ISE 13.1 软件设计流程 -工程实现及产生流文件工程实现及产生流文件2013-4-2537选中顶层文件实现操作综合操作生成流文件.bit第37页/共68页ISE 13.1 软件

14、设计流程 -下载下载bit文件文件2013-4-2538双击配置目标设备(Configure Target Device)子项目下的”Manage Configuration Project”第38页/共68页ISE 13.1 软件设计流程 -下载下载bit文件文件2013-4-2539在弹出的窗口中双击“Boundary Scan”第39页/共68页ISE 13.1 软件设计流程 -下载下载bit文件文件2013-4-2540之后窗口中间会出现”Right click to Add Device or Initialize JTAG chain”,按照只是右击，并选中”Initialize

15、Chain”第40页/共68页ISE 13.1 软件设计流程 -下载下载bit文件文件2013-4-2541 此时只要JTAG线连接正确，就会识别芯片，并出现如图所示的弹窗，询问是否要添加配置文件。我们选择”Yes”。出现识别成功。第41页/共68页ISE 13.1 软件设计流程 -下载下载bit文件文件2013-4-2542 选中Yes后，出现弹窗。此时的选择是烧到PROM，也就断电可以保存的，这个稍后再说。这里选”Cancle”。之后会又弹一个同样的窗口。第42页/共68页ISE 13.1 软件设计流程 -下载下载bit文件文件2013-4-2543 找到刚刚生成的bit文件的位置，选中，

16、点open。第43页/共68页ISE 13.1 软件设计流程 -下载下载bit文件文件2013-4-2544弹出如图所示的窗口，这是下载的属性设置，直接按照默认的即可，点击”OK”。第44页/共68页ISE 13.1 软件设计流程 -下载下载bit文件文件2013-4-2545右击右边的芯片，选择”Program”，此时对FPGA编程。第45页/共68页ISE 13.1 软件设计流程 -下载下载bit文件文件2013-4-2546 出现编程成功。说明程序已经成功烧到FPGA中。第46页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片中

17、2013-4-2547 在上一步中，我们已经将设计的程序下载到了FPGA中了，此时可以进行在线测试，测试芯片是否正确，但断电后FPGA就会丢失下载的程序。如果我们需要程序断掉后继续保存，就需要将程序固化到flash芯片中。第47页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片中2013-4-2548 在工程操作窗口中的”Configure Target Device”的子项目中双击”Generate Target PROM/ACE.”生成目标设备的PROM文件。第48页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载

18、到将自己设计的程序下载到flash芯片中芯片中2013-4-2549此时会出现与前边下载bit文件事同样的窗口，但在这里我们选择第三项”Create PROM File.”，双击。第49页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片中2013-4-2550出现生成PROM文件窗口。第50页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片中2013-4-2551先选芯片类先选芯片类型，当然是型，当然是xinlinx选好点这里这里选择这里选择PROM的类型。如果不的类型。如果

19、不知道的，可以自知道的，可以自动选择。动选择。填入文件名、路填入文件名、路径名，确认后点径名，确认后点”OK”。第51页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片中2013-4-2552第52页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片中2013-4-2553点”OK”后出现弹窗，选择刚刚下载到FPGA中的bit文件。第53页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片中2013-4-2554看清，这

20、里要选”No”第54页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片中2013-4-2555出现出现“你已完你已完成。成。”，点击点击”OK”。第55页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片中2013-4-2556 右击右半边的空白处，出现弹出菜单，选择最后一个”Generate File.”第56页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片中2013-4-2557出现生成成功，证明成功生成。成功后

21、点击成功后点击这里，准备这里，准备下载下载PROM文件到芯片文件到芯片中中。第57页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片中2013-4-2558右击左边的flash芯片，选择”Assign New Configuration File”第58页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片中2013-4-2559找到刚生成的PROM文件，点击打开。第59页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片

22、中2013-4-2560 分配好文件后同样右键”Program”。第60页/共68页ISE 13.1 软件设计流程 -将自己设计的程序下载到将自己设计的程序下载到flash芯片中芯片中2013-4-2561 这样我们就完成了PROM的烧制，可以断电试下。第61页/共68页示例：二选一多路器2013-4-2562aboutsl 如图所示为二选一多路器的原理图。a、b 为输入信号，sl为控制信号，out为输出信号。out输出由控制信号sl决定。当sl为低电平时，out输出a的值；否则，输出b的值。第62页/共68页 完！谢谢！2013-4-2563第63页/共68页使用时，直接删除本页！精品课件，你值得拥有！精品课件，你值得拥有！第64页/共68页使用时，直接删除本页！精品课件，你值得拥有！精品课件，你值得拥有！第65页/共68页使用时，直接删除本页！精品课件，你值得拥有！精品课件，你值得拥有！第66页/共68页实验：译码器实现2013-4-2567第67页/共68页感谢您的观看！第68页/共68页