数字电路基础门.ppt

《数字电路基础门.ppt》由会员分享，可在线阅读，更多相关《数字电路基础门.ppt（101页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第14章章 逻辑门电路逻辑门电路14.1 数字电路概述数字电路概述142 逻辑代数与逻辑函数逻辑代数与逻辑函数14.3 逻辑门电路逻辑门电路一、一、逻辑门电路的分析和设计逻辑门电路的分析和设计二、二、常用的组合逻辑模块常用的组合逻辑模块1 数字电路概述数字电路概述1.脉冲信号和数字信号脉冲信号和数字信号电电子子电电路路中中的的信信号号模拟信号模拟信号数字信号数字信号随时间连续变化的信号随时间连续变化的信号时间和幅度都是离散的时间和幅度都是离散的如：正弦波、锯齿波信号等如：正弦波、锯齿波信号等如：脉冲信号等如：脉冲信号等21.脉冲信号的参数脉冲信号的参数AtWtftr脉冲幅度：脉冲幅度：A脉冲

2、宽度：脉冲宽度：tW脉冲前沿：脉冲前沿：tr脉冲后沿：脉冲后沿：tf脉冲周期：脉冲周期：T脉冲频率：脉冲频率：f=1/TT0.9 A0.5 A0.1 A3正脉冲：正脉冲：跃变后的跃变后的电位比跃电位比跃变前高变前高0V3V（-3V）（0V）负脉冲：负脉冲：跃变后的跃变后的电位比跃电位比跃变前低变前低0V-3V（3V）（0V）2、正、负脉冲信号、正、负脉冲信号4脉冲信号脉冲信号产品数量的统计。产品数量的统计。数字表盘的读数。数字表盘的读数。数字电路信号：数字电路信号：tu脉冲信号脉冲信号3、数字信号、数字信号5研究数字电路时注重研究数字电路时注重电路输出电路输出、输入间的逻输入间的逻辑关系辑关系

3、，因此不能采用模拟电路的分析方法。，因此不能采用模拟电路的分析方法。主要的工具是逻辑代数，主要的工具是逻辑代数，电路的功能用逻辑电路的功能用逻辑状态表（真值表）状态表（真值表）、逻辑表达式逻辑表达式及及波形图波形图表表示。示。在数字电路中，三极管工作在开关状态，在数字电路中，三极管工作在开关状态，即工作在饱和和截止状态。即工作在饱和和截止状态。6 UiUoKUccRK开开-Uo=1,输出高电平输出高电平K合合-Uo=0,输出低电平输出低电平可用三极可用三极管代替管代替7R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性：三极管的开关特性：截止截止饱和饱和8十进制：十进制：以十为基

4、数的计数体制以十为基数的计数体制表示数的十个数码：表示数的十个数码：0、1、2、3、4、5、6、7、8、9遵循遵循逢十进一逢十进一的规律的规律157=常用数制常用数制位权：位权：10n14.1.数制与码制数制与码制 二进制二进制9二进制：二进制：以二为基数的计数体制以二为基数的计数体制表示数的两个数码：表示数的两个数码：0、1遵循遵循逢二进一逢二进一的规律的规律（1001）B=(9)D位权：位权：2n10用电路的两个状态用电路的两个状态-开、关来表示二开、关来表示二进制数，数码的存储和传输简单、可靠。进制数，数码的存储和传输简单、可靠。位数较多，使用不便；不合人们的习惯，位数较多，使用不便；不

5、合人们的习惯，输入时将二进制转换成二进制，运算结输入时将二进制转换成二进制，运算结果输出时再转换成十进制数。果输出时再转换成十进制数。11二进制与十进制之间的转换二进制与十进制之间的转换二进制转换为十进制二进制转换为十进制按权展开按权展开（1011）B=(11)D012321212021+十进制转换为二进制十进制转换为二进制求商取余求商取余(25)D=(11001)B十进制与二进制之十进制与二进制之间的转换，可以用二除十间的转换，可以用二除十进制数，余数是二进制数进制数，余数是二进制数的第的第0位（位（K0），然后依），然后依次用二除所得的商，余数次用二除所得的商，余数依次是第一位（依次是第一

6、位（K1）、第二位（第二位（K2）、。12225 余余 1 K0122 余余 0 K162 余余 0 K232 余余 1 K312 余余 1 K40转换过程：转换过程：(25)D=(11001)B高位高位低位低位13二二十进制（十进制（BCD码）：码）：用二进制码表示的十进制数：用二进制码表示的十进制数：09十个状态，用四位二进制码表示一位十进制数：十个状态，用四位二进制码表示一位十进制数：0000000110001001010011010011001001011100BCD码码十进制数十进制数21037658941414.2 逻辑代数及应用逻辑代数及应用逻辑代数逻辑代数在数字电路中，我们要研

7、究的是电路的输入在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称输出之间的逻辑关系，所以数字电路又称逻辑电逻辑电路路，相应的研究工具是，相应的研究工具是逻辑代数（布尔代数）逻辑代数（布尔代数）。在逻辑代数中，逻辑函数的变量只能取两个在逻辑代数中，逻辑函数的变量只能取两个值（值（二值变量二值变量），即），即0和和1，中间值没有意义，这，中间值没有意义，这里的里的0和和1只表示两个对立的逻辑状态，如电位的只表示两个对立的逻辑状态，如电位的低高（低高（0表示低电位，表示低电位，1表示高电位）、开关的开表示高电位）、开关的开合等。合等。15（1）“与与”逻辑运算和与门逻辑运算

8、和与门A、B、C都具备时，事件都具备时，事件F才发生。才发生。EFABC设设开关闭为开关闭为“1”开关开为开关开为“0”灯亮为灯亮为“1”不亮为不亮为“0”则则A、B、C与灯与灯F的关系的关系为为“与与”逻辑逻辑与逻辑与逻辑1.基本逻辑运算及其表示方法基本逻辑运算及其表示方法16&ABCF逻辑符号逻辑符号二极管与门电路二极管与门电路BAFVD1VD2R+5V输入：输入：A、B：3V 逻辑逻辑“1”输入：输入：A、B：0V 逻辑逻辑“0”输出：输出：F：3V 逻辑逻辑“1”；0V 逻辑逻辑“0”17F=ABC逻辑式逻辑式逻辑与逻辑与（逻辑乘）（逻辑乘）AFBC000010000100110000

9、10101001101111逻辑状态表逻辑状态表全全1出出1有有0出出018（2）“或或”逻辑运算和或门逻辑运算和或门A、B、C只有一个具备时，事件只有一个具备时，事件F就发生。就发生。AEFBC开关闭为开关闭为“1”开关开为开关开为“0”灯亮为灯亮为“1”不亮为不亮为“0”则则A、B、C与灯与灯F的关系的关系为为“或或”逻辑逻辑或逻辑或逻辑19 1ABCF逻辑符号逻辑符号BAFVD1VD2R-5V二极管或门电路二极管或门电路输入：输入：A、B：3V 逻辑逻辑“1”0V 逻辑逻辑“0”输出：输出：F 3V 逻辑逻辑“1”0V 逻辑逻辑“0”20F=A+B+C或逻辑式或逻辑式逻辑或逻辑或(逻辑加

10、逻辑加)AFBC00001001010111010011101101111111逻辑状态表逻辑状态表全全0出出0有有1出出121（3）“非非”逻辑运算和非门逻辑运算和非门A具备时具备时，事件，事件F不发生；不发生；A不具备时，事件不具备时，事件F发生。发生。AEFR非逻辑非逻辑开关闭为开关闭为“1”开关开为开关开为“0”灯亮为灯亮为“1”灯不亮为灯不亮为“0”则开关则开关A与灯与灯F的关系的关系为为“非非”逻辑逻辑22逻辑符号逻辑符号三极管非门电路三极管非门电路输入：输入：A：3V 逻辑逻辑“1”0V 逻辑逻辑“0”输出：输出：F 3V 逻辑逻辑“1”0V 逻辑逻辑“0”AF1AFRB+UCC

11、RC+3V限幅二极管限幅二极管23逻辑式逻辑式逻辑非逻辑非逻辑反逻辑反逻辑状态表逻辑状态表AF0110有有1出出0有有0出出124A+0=A A+1=1 A 0=0 A=0 A 1=A所以，可以得到以下逻辑运算：所以，可以得到以下逻辑运算：0 0=0 1=1 0=01 1=10+0=00+1=1+0=1+1=12.2.逻辑代数的基本定律逻辑代数的基本定律基基本本运运算算法法则则25逻逻辑辑代代数数的的基基本本定定律律交换律交换律结合律结合律分配律分配律A+B=B+AA B=B AA+(B+C)=(A+B)+C=(A+C)+BA(B C)=(A B)CA(B+C)=A B+A CA+B C=(A

12、+B)(A+C)普通代普通代数不适数不适用用!26A+AB=A证明：证明：A+AB=A(1+B)=A1=A利用运算规则可以对逻辑式进行化简。利用运算规则可以对逻辑式进行化简。例如：例如：被吸收被吸收吸收律吸收律27可以用列真值表的方法证明：可以用列真值表的方法证明：反演律反演律283.几种常用的逻辑运算几种常用的逻辑运算“与与”、“或或”、“非非”是三种基本的逻辑关系，是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。任何其它的逻辑关系都可以以它们为基础表示。与非与非：条件：条件A、B、C都都具备，则具备，则F 不发生。不发生。&ABCF或非：或非：条件条件A、B、C任任一具备，

13、则一具备，则F 发生。发生。1ABCF29异或异或：输入不：输入不同时，输出为同时，输出为“1”，输入，输入相同时，输出相同时，输出为为“0”=1AB同或同或：输入不：输入不同时，输出为同时，输出为“0”，输入，输入相同时，输出相同时，输出为为“1”=1ABF30 逻辑函数及其表示法逻辑函数及其表示法1、逻辑函数、逻辑函数任何一个具体的逻辑因果关系都可以用一个任何一个具体的逻辑因果关系都可以用一个确定的逻辑函数来描述。确定的逻辑函数来描述。2、逻辑函数的表示法逻辑函数的表示法逻辑函数式逻辑函数式把逻辑函数的输入、输出关系写成与、或、非把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式，

14、即逻辑代数式，称为逻辑等逻辑运算的组合式，即逻辑代数式，称为逻辑函数式，我们通常采用函数式，我们通常采用“与或与或”的形式。的形式。比如：比如：ABCCBACBACBACBAF+=31逻辑图逻辑图把相应的逻辑关系用逻辑符号把相应的逻辑关系用逻辑符号和连线表示出来。和连线表示出来。&AB&CD 1FF=AB+CD32逻辑状态表逻辑状态表将输入、输出的所有可能状将输入、输出的所有可能状态一一对应地列出态一一对应地列出33n个变量可以有个变量可以有2n个组合，一般个组合，一般按二进制的顺序，输出与输入状态一按二进制的顺序，输出与输入状态一一对应，列出所有可能的状态。一对应，列出所有可能的状态。注意注

15、意！34ACBF00001000101110011010111100001111ABC BACCBABCAF=+3.逻辑函数表示形式的变换逻辑函数表示形式的变换（1 1）由真值表转换到与或表达式）由真值表转换到与或表达式第一步：取真值表中函数值为第一步：取真值表中函数值为“1”“1”的各的各项，将变量写成项，将变量写成“与与”的形式；（变量的形式；（变量为为1 1，取其本身，变量为，取其本身，变量为0 0，取其反），取其反）第二步：将各项写成第二步：将各项写成“或或”的形式的形式35（2 2）由逻辑表达式转换到真值表）由逻辑表达式转换到真值表第一步：把逻辑表达式中变量的各种取值组合有序地添第一

16、步：把逻辑表达式中变量的各种取值组合有序地添入真值表中；（有入真值表中；（有n个变量时，变量的取值组合有个变量时，变量的取值组合有2n个）个）A BF001001110110第二步：计算出变量的各种取值组第二步：计算出变量的各种取值组合对应的函数值，并添入表中。合对应的函数值，并添入表中。（3 3）逻辑表达式与逻辑图的转换）逻辑表达式与逻辑图的转换前面已经提到，在此不再重复前面已经提到，在此不再重复364.逻辑表达式的化简逻辑表达式的化简 在实现同一逻辑功能的前提下，逻辑式越简单，在实现同一逻辑功能的前提下，逻辑式越简单，则需要门的数量越少，电路越简单。所以逻辑式则需要门的数量越少，电路越简单

17、。所以逻辑式的化简是分析和设计逻辑电路必不可少的步骤。的化简是分析和设计逻辑电路必不可少的步骤。化简：化简：（1）根据逻辑代数的运算法则将逻辑式的项数减）根据逻辑代数的运算法则将逻辑式的项数减少，将每一项中的变量减少。少，将每一项中的变量减少。（2）根据要求将逻辑式转换为需要的逻辑运算形）根据要求将逻辑式转换为需要的逻辑运算形式。如：式。如：“与非与非表达式与非与非表达式”。37利用逻辑代数的基本公式化简：利用逻辑代数的基本公式化简：例例1ABAC+=)BC(A+=)BCB(A+=ABCBA+=)CC(ABCBA+=ABCCABCBAF+=提出提出AB=1提出提出ACB(A)B+=CB+配项配

18、项吸收吸收38用与非门实现下列逻辑关系，画出逻辑图用与非门实现下列逻辑关系，画出逻辑图F=AB+AC=AB+AC=ABAC&B&A&CF例例239逻辑门电路逻辑门电路门电路是用以实现逻辑关系的电子电路。门电路是用以实现逻辑关系的电子电路。门电路主要有：门电路主要有：与门与门、或门或门、非门非门、与非门与非门、或非门或非门、异或门异或门等。等。在数字电路在数字电路中，一般用高电中，一般用高电平代表平代表1、低电平、低电平平代表平代表0，即所谓，即所谓的的正逻辑系统正逻辑系统。100V只要能判断高低只要能判断高低电平即可电平即可只要能判断高低只要能判断高低电平即可电平即可14.4 逻辑门电路逻辑门

19、电路40 分立元件门电路分立元件门电路二极管与门二极管与门FVD1VD2AB+12V&ABF41二极管或门二极管或门FVD1VD2AB-12V 1ABF42R1VDR2AF+12V+3V三极管非门三极管非门AF143R1VDR2F+12V+3V三极管非门三极管非门VD1VD2AB+12V二极管与门二极管与门与非门与非门&ABF441 1）体积大、工作不可靠。）体积大、工作不可靠。2 2）需要不同电源。）需要不同电源。3 3）各种门的输入、输出电平不匹配。）各种门的输入、输出电平不匹配。集成门电路集成门电路与分离元件电路相比，集成电路具有与分离元件电路相比，集成电路具有体积小体积小、可靠性高可靠

20、性高、速度快速度快的特点，而且输入、输出电平匹的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可配，所以早已广泛采用。根据电路内部的结构，可分为分为DTL、TTL、HTL、CMOS管集成门电路。管集成门电路。45TTL与非门的外形与非门的外形1234561413121110987&1.TTL门电路门电路双列直插式双列直插式74LS0015.1集成逻辑门电路集成逻辑门电路46符号符号低电平起作用低电平起作用&ABFENE功能表功能表E=1E=03.三态输出与非门三态输出与非门符号符号功能表功能表高电平起作用高电平起作用&ABFENE47三态门主要作为三态门主要作为TTL电路

21、与电路与总线总线间的间的接接口电路口电路用途用途：E1、E2、E3分时接入高分时接入高电平电平E1E2E3公公用用总总线线&ABEN&ABEN&ABEN48概述概述逻逻辑辑电电路路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路当前的输出仅取决当前的输出仅取决于当前的输入于当前的输入除与当前输入有关除与当前输入有关外还与原状态有关外还与原状态有关15.1 组合逻辑电路的分析与设计组合逻辑电路的分析与设计49 3 3、列出输入输出状态表并得出结论。、列出输入输出状态表并得出结论。15.2 15.2 组合逻辑电路分析组合逻辑电路分析 分析步骤：分析步骤：电路电路 结构结构输入输出之间的输入输出之间

22、的逻辑关系逻辑关系 1 1、由给定的逻辑图写出逻辑关系表达式。、由给定的逻辑图写出逻辑关系表达式。4 4、根据输入输出状态表判断逻辑功能。、根据输入输出状态表判断逻辑功能。2 2、运用逻辑代数对逻辑式进行化简或变换。、运用逻辑代数对逻辑式进行化简或变换。50分析下图的逻辑功能。分析下图的逻辑功能。&ABF例例251状态表状态表相同为相同为“0”不同为不同为“1”异或门异或门=1F=AB+AB52分析下图的逻辑功能。分析下图的逻辑功能。&ABF11例例353状态表状态表相同为相同为“1”不同为不同为“0”同或门同或门=1F=AB+AB54分析下图的逻辑功能。分析下图的逻辑功能。&2&3&4AMB

23、1F=101被封锁被封锁11例例455&2&3&4AMB1F=010被封锁被封锁1控制门控制门56 组合逻辑电路设计组合逻辑电路设计任务任务要求要求最简单的最简单的逻辑电路逻辑电路1、指定实际问题的逻辑含义，列出逻辑状态表。、指定实际问题的逻辑含义，列出逻辑状态表。分析步骤：分析步骤：2、根据状态表，写出逻辑式。、根据状态表，写出逻辑式。3、用逻辑代数对逻辑式进行化简或变换。、用逻辑代数对逻辑式进行化简或变换。4、根据化简、变换后的逻辑式画出逻辑图。、根据化简、变换后的逻辑式画出逻辑图。57设计三人表决电路（设计三人表决电路（A、B、C）。每人一个）。每人一个按键，如果同意则按下，不同意则不按

24、。结按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否果用指示灯表示，多数同意时指示灯亮，否则不亮。则不亮。三个按键三个按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。输出是。输出是F，多数赞成时是，多数赞成时是“1”，否则，否则是是“0”。2)、根据题意列出逻辑状态表。、根据题意列出逻辑状态表。解：解：1)、首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义例例558逻辑状态表逻辑状态表ACBF000010001011100110101111000011113)根据状态表，写出逻辑式根据状态表，写出逻辑式ABCBACCBABCAF=+4)

25、化简逻辑式化简逻辑式59ABCBACCBABCAF=+BCA+BCA+ABCBACCBA+BCA+=ABC+CB ABCA+BCA+BCABAC+=+ABC+)(A+BAC+)(BACB+)(C=BC+ACAB605)根据逻辑表达式画出逻辑图根据逻辑表达式画出逻辑图&1&AB BCF61&ABCF若用与非门实现若用与非门实现62设计一个二进制设计一个二进制 加法器加法器1 1 0 11 0 0 1+如：如：A=1101,B=1001,计算计算A+B011010011进位信号进位信号和和二进制加法运算的基本规则二进制加法运算的基本规则：（2）最低位是两个最低位数的叠加，不需考虑进位。）最低位是两

26、个最低位数的叠加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被加数和）其余各位都是三个数相加，包括加数、被加数和低位来的进位信号。低位来的进位信号。（4）任何位相加都产生两个结果：本位和、向高位的）任何位相加都产生两个结果：本位和、向高位的进位信号。进位信号。（1）逢二进一。）逢二进一。例例663（1）半加器）半加器半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位A-加数；加数；B-被加数；被加数；S-本位和；本位和；C-进位。进位。逻辑状态表逻辑状态表64用与非门实现用与非门实现画出逻辑图画出逻辑图由逻辑式知，需七个门由逻辑式知，需七个门&AB&111SC65化简后，可得

27、化简后，可得S&AB1C66用异或门构成用异或门构成逻辑符号逻辑符号=1=1&A AB BS SC CA AB BC CS S COCO（2 2）全加器）全加器ai-加数；加数；bi-被加数；被加数；ci-1-低位的进位；低位的进位；si-本位和；本位和；ci-进位。进位。67aibici-1sici0000000110010100110110010101011100111111逻辑状态表逻辑状态表68半加和半加和所以：所以：69全加器逻辑图全加器逻辑图逻辑符号逻辑符号si 1aibiCi-1ciCS CO COaibici-1sici CICO70 全加器全加器74LS183的管脚图的管脚图

28、11474LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND双全加器双全加器71用一片用一片74LS183构成两位串行进位全加器。构成两位串行进位全加器。b1c0s1c1全加器全加器a1b0c0-1s0c0全加器全加器a0A1A0B1B0S1S0C1串行进位串行进位例例7用两片用两片74LS183构成四位串行构成四位串行二进制加法器。二进制加法器。72 常用组合逻辑模块常用组合逻辑模块 编码器编码器编码编码：赋予选定的一系列二进制代码以固定的含义。：赋予选定的一系列二进制代码以固定的含义。编码器编码器：实现编码功能的逻辑电路：实现编码功能的逻辑电路数值数

29、值文字符号文字符号二进制代码二进制代码编码编码为了表示字符为了表示字符数字系统的信息数字系统的信息731.1.二进制编码器二进制编码器将一系列信号状态编制成二进制代码。将一系列信号状态编制成二进制代码。n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不同的种不同的组合，可以表示组合，可以表示2n个信号。个信号。输入：输入：N个信号个信号输出：输出：n位二进制代码位二进制代码2n N74用与非门组成用与非门组成三位二进制编码器三位二进制编码器-八线八线-三线编码器三线编码器输入：输入：I1 I8八个信号八个信号输出：输出：F2、F1、F0三位二进制数三位二进制数因为：因为：23

30、=81、列出状态表（编码表）、列出状态表（编码表）2、写出逻辑表达式并进行化简和变换、写出逻辑表达式并进行化简和变换3、根据化简和变换后的逻辑式画出逻辑图、根据化简和变换后的逻辑式画出逻辑图例例875I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111编码表编码表76&Y2&Y1&Y01I11I61I21I31I41I51I7I1I2I3I4I5I6I7八八-三线编码器三线编码器778-3线优先编码器线优先编码器 当待编码的几个

31、信号同时为当待编码的几个信号同时为1时，应按照事先编时，应按照事先编排好的优先顺序输出。具有此种功能的编码器为排好的优先顺序输出。具有此种功能的编码器为优优先编码器先编码器。74LS148为为8-3线优先编码器线优先编码器78输出信号输出信号输入信号输入信号74LS148引线排列图引线排列图14 13 12 11109812345671615UCCYSYEXI1I2I3I0I7I6I5I4Y2Y1GNDY0S（(E）74LS148输入信号输入信号输出信号输出信号控制端控制端优先扩展输出端优先扩展输出端选通端选通端输入输出输入输出都是反变都是反变量量有信号时，有信号时，输入为输入为0，输出的，输

32、出的反变量组反变量组成反码成反码7974LS148编码器状态表编码器状态表输输 入入输输 出出S（E）I0I1I2I3I4I5I7I6Y1Y2Y0YEXY001111111 0111111 011111 01111 0111 011 01 011111111 11101110011010110001011010100100101000011111011111000000000180在在BCD码中，十进制数码中，十进制数(N)D 与二进制编码与二进制编码(K3K2K1K0)B 的关系可以表示为：的关系可以表示为：(N)D=23 K3+22 K2+21 K1+20 K08421在在BCD码中，用四

33、位二进制数表示码中，用四位二进制数表示09十十个数码。个数码。亦称亦称8421码码2.二二-十进制编码器十进制编码器00000001001000110110011110001001010101008421码码十进制数十进制数012345678981将十个状态（对应于十进制的十个代码）编将十个状态（对应于十进制的十个代码）编制成制成BCD码。码。十个输入十个输入需要几位输出？需要几位输出？四位四位输入：输入：I0 I9输出：输出：Y0 Y3列出状态表如下：列出状态表如下：十十-四线编码器四线编码器二二-十进制编码器十进制编码器82编码表编码表0输入Y3Y2Y1Y0I00000I10001I200

34、10I30011I40100I50101I60110I70111I81000I91001逻辑图略逻辑图略83 译码器译码器1.二进制译码器二进制译码器将输入的一组将输入的一组n位二进制码译成位二进制码译成2n种电路状态种电路状态。也叫。也叫n-2n线译码器。线译码器。译码器的输入：译码器的输入：n位二进制代码位二进制代码译码器的输出：译码器的输出：2n个高低电平信号个高低电平信号编码的逆过程，即将某二进制代码翻编码的逆过程，即将某二进制代码翻译成电路的某种状态。译成电路的某种状态。译码译码842-4线译码器线译码器74LS139的内部线路的内部线路输入输入控制端控制端输出输出&A1A01111

35、18574LS139的功能表的功能表“”表示低电平有效。表示低电平有效。8674LS139管脚图管脚图一片一片139种含两个种含两个2-4译码器译码器87（2）显示译码器）显示译码器二二-十进十进制编码制编码显示译显示译码器码器显示器件显示器件在数字系统中，常常需要将运算结果用人们习在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到惯的十进制显示出来，这就要用到显示译码器显示译码器。显示器件：显示器件：常用的是常用的是七段显示器件七段显示器件abcdefg88接法：接法：共阴极：共阴极：共阳极：共阳极：“1”亮，亮，“0”不亮不亮abcdefgabcdefg+5V“0”亮，

36、亮，“1”不亮不亮各段加正向电压导通，发光各段加正向电压导通，发光;各段加反向电压截止，不发光各段加反向电压截止，不发光各段加反向电压导通，发光各段加反向电压导通，发光;各段加正向电压截止，不发光各段加正向电压截止，不发光89七段显示译码表七段显示译码表abcdfg A3 A2 A1 A0 a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 0 0 1 1 0 0 1 1e（共阴极接法）（共阴极接法）0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0

37、0 1 0 0 0 1 1 1 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1091234567890显示译码器显示译码器：CT7449的管脚图的管脚图消隐控制端消隐控制端114CT7449A1A2A3A0eabcdfgUccGNDBI91完整的功能表请参考相应的参考书。完整的功能表请参考相应的参考书。功能表（简表）功能表（简表）输输 入入输输 出出显显 示示D ABIa g10XXXX0000000消隐消隐8421码码译码译码显示字型显示字型CT7449与七段显示与七段显示器件的连接器

38、件的连接：abfcdegA3A2A1A0abfcdegCT744992数据输入端数据输入端输输出出端端数据分配器数据分配器&A1A011DY0Y1Y2Y3功能：功能：使一路输入信号可以从多路输出。使一路输入信号可以从多路输出。分分配配控控制制端端93D F31 1D F21 0 D F10 1D F0 0 0数据分配数据分配A1 A0 功能表功能表94 数据选择器数据选择器从一组数据中选择一路信号进行传输的电路，称从一组数据中选择一路信号进行传输的电路，称为为数据选择器数据选择器。A0A1D3D2D1D0W控制信号控制信号输输入入信信号号输输出出信信号号数据选择数据选择器类似一器类似一个多投开

39、个多投开关。选择关。选择哪一路信哪一路信号由相应号由相应的一组控的一组控制信号控制信号控制。制。95从从n个个数据中选择一路传输，称为数据中选择一路传输，称为n选一选一数据数据选择器。若被选择数据为选择器。若被选择数据为m位位，则称为，则称为m位位n选一选一数据选择器。数据选择器。W3X3Y3W2X2Y2W1X1Y1W0X0Y0A控制信号控制信号四四位位二二选选一一选选择择器器96使能控制端使能控制端输出端输出端数据输入端数据输入端选择控制端选择控制端四选一集成数据选择器四选一集成数据选择器74LS153UCC14 13 12 111098123456716152E A02D12D22D32D

40、01D21D3A11E1D01WGND2W1D174LS153管管脚脚图图选择控制端选择控制端数据输入端数据输入端输出端输出端使能控制端使能控制端97四选一集成数据选择器四选一集成数据选择器74LS153功能表功能表输输 入入输输 出出A1A0WXX10000D0010D1100D2110D3E控制端控制端八选一集成数据选择器八选一集成数据选择器74LS151功能表功能表输入输入输出输出A2A1A0Yf ff ff f101000 1110D0 D7D0 D798用两片用两片74LS151构成十六选一数据选择器构成十六选一数据选择器=0D0 D7=1D0 D7D0D7A0A1A2D0D7A0A1A2&A0A1A2A3D8D15 D0D7 199D0D7A0A1A2D0D7A0A1A2&A0A2A2A3D8D15 D0D7=1D8 D15=1D8 D151100END101