邵小桃 电磁兼容和PCB设计Chp.pptx

《邵小桃 电磁兼容和PCB设计Chp.pptx》由会员分享，可在线阅读，更多相关《邵小桃 电磁兼容和PCB设计Chp.pptx（89页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、信号完整性概述信号完整性概述 传输线理论传输线理论相对介电常数与传播速度相对介电常数与传播速度反射和衰减振荡反射和衰减振荡串扰串扰PCBPCB终端匹配的方法终端匹配的方法信号完整性常用设计工具介绍信号完整性常用设计工具介绍 本章内容第1页/共89页4.1 信号完整性概述第2页/共89页信号完整性（Signal Integrity，简称SI）是指信号线上的信号质量。主要的信号完整性问题：反射振荡地弹串扰 第3页/共89页4.2 传输线理论第4页/共89页1.传输线概述定义：用来将电磁能从一处传输到另一处的装置 称导波系统或传输线。通常可分为三类：PCB 中的传输线包括微带线和带状线。微带线又包括

2、单线微带线，嵌入式微带线；带状线包括单带状线和双带状线。TEM 波传输线：如双波导，同轴线，微带线波导传输线：如矩形波导，圆形波导表面波传输线：如介质波导（常见的光纤）第5页/共89页2.PCB 内传输线的等效电路传输线由它的特性阻抗和传输延迟描述，这些参数取决于每单位长度的电感和电容、实际的互连元件、互连的物理尺寸、RF 回路及它们之间绝缘体的介电常数。有损耗均匀传输线等效电路第6页/共89页PCB第7页/共89页均匀无耗传输线电路模型无损耗传输线的特性阻抗:无损耗传输线的传输延迟：第8页/共89页3.传输线效应1.电气长线(电长走线)：tr:为信号上升时间 tpd:为信号线传播延时时域:传

3、播时延大于信号上升延时间的1/4频域:线路长度大于信号的信号落在安全区域，按低频集中参数分析 当信号线长度小于 ，或 tpd tr/4当信号线长度大于 ，或 tpd tr/4信号落在问题区域，信号线当做传输线，应使用高速布线方法。第9页/共89页尺寸尺寸/20集总电路集总电路分布电路分布电路不需匹配不需匹配可能要匹配可能要匹配不要控制不要控制Z0需控制需控制Z0电磁辐射小电磁辐射小可能有电磁辐射可能有电磁辐射第10页/共89页 对于边沿速率为1ns的信号，任何等于或大于9cm的传输线可视为电气长线。第11页/共89页4.3 相对介电常数与传播速度第12页/共89页在电磁场与波中的，我们学过介质

4、或材料的三个重要参数：介电常数又被称为相关电容率，可以衡量每单位电场中介质材料区域存储能量的大小。1.介电常数介电常数：表示媒质的极化特性电导率：表示媒质的导电特性磁导率：表示媒质的磁化特性第13页/共89页介质材料介质材料相对介电常数相对介电常数传输时延（传输时延（ps/in）空气空气1.085FR-4（PCB）微带线）微带线2.8 4.5141 167FR-4（PCB）带状线）带状线4.5180Alumina（PCB）带状线）带状线8 10240 270同轴电缆（同轴电缆（65%速率）速率）2.3129同轴电缆（同轴电缆（75%速率）速率）1.8113不同介质中的传输时延和相对介电常数 第

5、14页/共89页电磁波的传播速度取决于周围的传输媒质，传播时延与PCB 的传播速度成反比。C为光速，为传播速度2.传播速度如微带线的传输延迟：第15页/共89页常用几种PCB材料的相对介电常数、传播速度、和传播时延如下所示。（在 1MHz 下测出）材料 相对介电常数(F/m)传播速度(in/ns)传播时延(ps/in)空气 1.0 11.81 84.7FR-4 4.1 5.83 171.4PTFE 2.2 7.96 125.6(聚四氟乙烯)第16页/共89页4.4 反射和衰减振荡第17页/共89页走线宽度的变化走线阻抗的变化网络终端不匹配缺少终端布线层间的导孔变化的负载和逻辑器件大电源平面不连

6、续1.反射:反射是数据逻辑设计中不期望有的副产品。走线上信号的反射是网络中RF 噪声的来源之一。当走线上的阻抗不连续，就会产生反射，阻抗不连续有一下几种：第18页/共89页传输线产生的反射效应:过冲和欠冲:第19页/共89页 如果负载与传输线不匹配，电压波形将被反射回源端，反射电压为 Vr，反射系数为Kr,定义式如下Vr 为反射电压；V0 为源电压；ZL 为负载阻抗；Z0 为特性阻抗2.反射电压和反射系数第20页/共89页当负载开路：当负载短路:当负载匹配：当负载开路或短路时，信号全反射；负载匹配是最佳传输状态。第21页/共89页3.典型的传输线系统V源Z outZ loadZoV sourc

7、eV load当信号沿传输线传播时，源电压的一部分最初将沿走线传播，当互连终端的负载阻抗等于走线的特性阻抗时，信号无反射；如果负载阻抗不等于走线的特性阻抗时，电压波形将被反射回源端。第22页/共89页传输线获得最小反射的条件：传输线的特性阻抗=负载阻抗传输线获得最大能量传输的条件：Z out=Zo 和 Zo=Z load（保证每段阻抗相等）Z out=Zo=Z load（保证整个线路阻抗相等）电源的阻抗=传输线的特性阻抗=负载阻抗V源Z outZ loadZoV sourceV load第23页/共89页4.传输线效应第24页/共89页.T4T2T1T3T5T0Vr4Vr3Vr2Vr1V05、

8、多重反射第25页/共89页例：Z0=150欧，ZS=100欧,ZL=1000欧,E=5V，KL=0.74，KS=-0.2第26页/共89页过冲和欠冲:第27页/共89页4.衰减振荡（振铃）衰减振荡是由于走线上明显的阻抗不匹配反射而产生的，它会损坏信号的质量并可能导致电路的功能失效。衰减振荡是反射的等效表现形式，对于无终端的传输线，衰减振荡和反射噪声是一样的。衰减振荡是一个阻尼正弦振荡或谐振。额外走线电感和负载电容是产生衰减振荡的原因。可通过附加串联电阻或提供正确的终端使衰减振荡最小化。第28页/共89页 4.5 串 扰第29页/共89页 高速走线 模拟电路 走线间外源串扰影响耦合RF能量I/O

9、 部分 电路 子系统出现功能问题1.串扰在一根信号线上有信号通过，在PCB 相邻的信号线上就会感应出相关的信号。串扰是PCB设计中的重要方面。它是指走线、导线、走线和导线、电缆束、元件及任意其它易受电磁场干扰的电子元件之间的不希望有的电磁耦合。串扰是由网络中的电流和电压产生的，类似于天线耦合，可观察到近场效应。串扰是EMI传播的主要途径。它不仅出现在时钟或周期线上，而且也出现在数据线、地址线、控制线和I/O走线上。第30页/共89页(1)容性串扰 就是信号间的容性耦合。当信号线在一定长度上靠的比较近就会发生。噪声源和噪声接受线如左图，由于线间寄生电容，噪声就会通过电流注入的形式耦合到噪声接受线

10、。并向两边流动，直到消耗到源和负载上。如果负载不匹配，将会产生发射.第31页/共89页 在一个不希望有的寄生变压器初次级之间的耦合。如下图所示。(2)感性串扰第32页/共89页(3)PCB 中避免串扰的设计和布线技术Lower Z,Lower crosstalk,Lower emissions,(辐射越小)Single TraceMicrostrip(微带线)Stripline(带状线)Coplanar Transmission line信号线距离地线越近，信号线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。最好的解决串扰的办法就是移开发生串扰的信号或屏蔽被严重干扰的信号。第

11、33页/共89页根据功能分类逻辑器件系列，保持总线结构被严格控制最小化元件间的物理距离最小化并行布线走线长度元件要远离I/O和互连接口及其它易受数据干扰及耦合影响的区域对阻抗受控走线或频波能量丰富的走线提供正确的终端避免互相平行的走线布线，提供走线间足够的间隔（最小化电感耦合）第34页/共89页相邻层上的布线要互相垂直（防止层间电容耦合）降低信号到地的参考距离间隔隔离布线层（背板层叠设计）将高噪声发射体（时钟、I/O、高速互连）分割或隔离在不同的布线层上将长时钟走线和高速并行走线更接近参考层对于微带线和带状线，走线高度限制在高于地平面10mil以内 在布线空间允许的条件下，在串扰严重的两条线之

12、间 插入一条地线 第35页/共89页HDHH1H2D(4)串扰的近似计算K近似取1最小化 H,最大化 D第36页/共89页2.3-W 原则 走线间距离间隔（走线中心间的距离）必须是单一走线宽度的三倍两个走线间的距离间隔必须大于单一走线宽度的两倍邻近导线时钟走线邻近导线6mil=2w=2w=30 milWWWWWWWWWWWW3-W 原则代表逻辑电流中近似70%的通量边界 10-W原则代表逻辑电流中近似98%的通量边界Note:Note:第37页/共89页终端中的3-W 原则,如下图：3W1W3W差分对走线，走线对间距应为1-W,如下图：W=2WWW=2W地线第38页/共89页4.6 PCB终端

13、匹配的方法第39页/共89页串联终端并联终端戴维宁网络RC网络二极管网络终端匹配的方法：第40页/共89页1.串联终端走线终端有单一负载元件时的最佳选择。Zo:传输线的特性阻抗；Ro：源驱动器的输出电阻如：Ro=22 欧，Zo=55 欧，则：Rs=55-22=33 欧通常串联电阻 Rs=Zo-RoRsZoBA第41页/共89页第42页/共89页2.并联终端走线终端有 分布负载 有快速时钟/脉冲的总线 点对点的网络RsZoBA接电源或地并联终端电阻接电源或接地，取决于逻辑电路系列。最简单的就是是给负载提供下拉电阻。并联终端电阻接到参考点，通常为地通常并联电阻 Rs=Zo最佳选择；第43页/共89

14、页第44页/共89页3.戴维宁网络终端R2ZoBA地R1VccR1:上拉电阻R2:下拉电阻戴维宁网络终端提供一各电阻 R1接到电源端,另一个电阻 R2 接到地。R1=R2=2ZoR1=R2,对一定逻辑系列不合适R1R2,适合大多数设计R1/R2=220/330,并联终端为132欧R1/R2=110/110,并联终端为 55欧第45页/共89页第46页/共89页4.RC网络终端RZoBA地CRC(AC)网络终端适合TTL 和 CMOS 电阻 R=ZoC 为20-600 pF5.二极管网络终端二极管网络终端用于差分和成对网络ZoBA地电源第47页/共89页6.时钟走线的终端振荡器缓冲器专用集成电路

15、I/O控制器高速缓存振荡器缓冲器专用集成电路I/O控制器高速缓存图1：不良连接图2：串联负载的最佳连接第48页/共89页振荡器缓冲器专用集成电路I/O控制器高速缓存电源地图3：戴维宁网络和RC网络的多终端效应第49页/共89页7.分叉线路走线的终端分叉线路又称T形短线，二分支走线Zo=50 欧A地BB地Zo=100 欧Zo=100 欧100 欧100 欧XAX为50欧两个XB均为100欧，并联阻抗为50欧终端匹配第50页/共89页8、多负载端接方式的选择 多个负载之间的距离较近第51页/共89页 多个负载之间的距离较远第52页/共89页4.7 电源完整性分析第53页/共89页1.电源完整性（P

16、ower Integrity，PI）指系统中电源波形的质量。第54页/共89页第55页/共89页第56页/共89页2.同步开关噪声（SSN）由伴随着器件的同步开关输出产生。开关速度越快，瞬间电流变化越显著，电流回路上的电感越大，则产生的同步开关噪声越严重。芯片内开关噪声：如果开关状态转变时，电流的回流路径经过电源和地，而不是信号线。芯片外（Off-Chip）开关噪声：指信号开关引发的电流回流经过信号线、电源/地平面时产生的噪声；第57页/共89页3.噪声电流的产生和危害第58页/共89页4.电源分配第59页/共89页第60页/共89页第61页/共89页（3）电源分配中的布局规则第62页/共89

17、页（4）电源分配中的布局规则的数模电源设计第63页/共89页（5）PCB地层分割第64页/共89页第65页/共89页第66页/共89页（6）敏感元件供电第67页/共89页（7）电源滤波第68页/共89页第69页/共89页5、地电位跳跃的产生和抑制第70页/共89页第71页/共89页第72页/共89页4.8 信号完整性常用设计工具介绍第73页/共89页APSIM软件介绍 SPECCTRAQuest ICX SIwave Hot-Stage 4 SIA3000信号完整性测试仪 1、常用设计工具第74页/共89页2、PCB信号完整性设计流程第75页/共89页第76页/共89页第77页/共89页第78页/共89页第79页/共89页第80页/共89页第81页/共89页第82页/共89页第83页/共89页第84页/共89页第85页/共89页第86页/共89页第87页/共89页4.9 习 题第88页/共89页感谢您的观看！第89页/共89页