第六章数字电路基本器件及组合逻辑电路.ppt

《第六章数字电路基本器件及组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第六章数字电路基本器件及组合逻辑电路.ppt（162页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 第六章第六章数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.1 6.1 数字电路基础知识数字电路基础知识 6.2 6.2 逻辑函数化简逻辑函数化简6.3 6.3 基本逻辑门基本逻辑门6.4 TTL6.4 TTL集成逻辑门集成逻辑门6.5 CMOS6.5 CMOS集成逻辑门集成逻辑门6.6 6.6 集成逻辑门使用注意事项集成逻辑门使用注意事项6.7 6.7 组合逻辑电路的分析和设计组合逻辑电路的分析和设计 6.8 6.8 译码器译码器 6.9 6.9 数据选择器及数据分配器数据选择器及数据分配器 数字电路基本器件及组合

2、逻辑电路数字电路基本器件及组合逻辑电路6.1 数字电路基础知识数字电路基础知识 6.1.1 6.1.1 数字电路和数字信号特点数字电路和数字信号特点 数字信号时间上和幅值上均是离散的信号。这些信号的变化发生在一系列离散的瞬间，其值也是离散的（如电子表的秒信号、生产流水线上记录零件个数的计数信号等）。数字信号在电路中往往表现为突变的电压或电流，如图61所示。该信号有两个特点：数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 数字信号具有二值特性，电路只有高、低两个电压值，故常被称为逻辑电平，用数字0和1来表示，通常用逻辑1表示高电平值，用逻辑0表示低电平值；当然也可以作相反的规定。注

3、意，这里的0和1没有大小之分，只代表两种互相对立的状态，也称为二值数字逻辑。信号从高电平变为低电平，或者从低电平变为高电平是一个突变的过程，这种信号又称为脉冲信号。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.1.2 6.1.2 器件工作状态器件工作状态 数字电路中，二极管和三极管作为基础器件，均工作在开关状态。二极管的开关特性 (a)二极管开关电路（b）二极管关态时等效电路（c）二极管开态时等效电路图62 二极管开关特性 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 图62所示为二极管的开关特性。可见，二极管在电路中表现为一个受外加电压 控制的开关。当外加电

4、压 为脉冲信号作用时，二极管将随着脉冲电压的变化在“开”态与“关”态之间转换。这个转换过程就是二极管开关的动态特性。三极管的开关特性 三极管开关电路如图63所示。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 与第二章介绍的三极管放大电路相比较，该电路无直流偏置；在数字信号作用下，三极管在截止区和饱和区交替工作，放大区只是作为一个过渡区。图63 三极管开关电路 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.1.3 6.1.3 数制和码制数制和码制6.1.3.1 几种常用的计数体制 十进制(Decimal)：日常生活中应用最广泛的计数方法。在十进制中，每一位数用0

5、9十个数码表示，基数为10。每一位数码处在不同数位时所代表的数值是不同的。相邻位间的关系为逢十进一、借一当十。一个含有n位整数和m位小数的正十进制数 可表示为：式中对应的是第n位的权。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 二进制(Binary)：在数字电路中应用最广泛的计数体制。二进制与十进制的区别在于基数和权值不同。二进制的基数是2，第n位的权值是 ，相邻位间的关系为逢二进一、借一当二。二进制中每一位数只需用0、1来表示。任何一个二进制数 都可以表示为：数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 十六进制(Hexadecimal)与八进制（Octal

6、）:十六进制采用09、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)十六个数码,其基数为16，第n位的权值是 。一位十六进制相当于四位二进制。八进制采用07八个数码，其基数为8，第n位的权值是 。一位八进制相当于三位二进制。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路8.1.3.2 不同数制之间的相互转换 （1）二进制转换成十进制 例例6 61 1 将二进制数（10011.101）B转换成十进制数。解：解：将每一位二进制数乘以位权，然后相加，可得其对应的 十进制数。(10011.101）B 124023022121120 121022123 （19.62

7、5）D 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 （2）十进制转换成二进制 例例6 62 2 将十进制数（23.562）D转换成误差不大于26的二进制数。解：解：（1）整数部分：根据“除2取余”法的原理，按如下步 骤转换：（2）小数部分：用“乘2取整”法，按如下步骤转换取 整 计算程序如下：数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路223 余1 b0311 余1 b1 45 余1 b2 52 余0 b3 62 1 余1 b4（23）D=（10111）B 整数部分：“除2取余”0.56221.1241b-1 0.12420.2480b-2 0.24820.4

8、960b-30.49620.9920b-4 0.99221.9841b-5 读 取 次 序 读 取 次 序 小数部分：“乘2取整”数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 由于最后的小数0.9840.5，根据“四舍五入”的原则，b-6应为1。因此(0.562)D(0.100011)B 所以：（23.562）D（10111.100011）B，其误差26。例例6 63 3将（1001.1011 0101 0011）B分别转换成十六进制数和八进制数。（1001.1011 0101 0011）B（9.B53）H （1 001.101 101 010 011）B（11.5543）O

9、当要求将八进制和十六进制相互转换时，可借助二进制来完成。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.1.3.3 码制 数字系统是以二值数字逻辑为基础的，数字系统中的信息（包括数值、文字、控制命令等）都是用若干位二进制码表示的，这个二进制码称为代码。编排二进制代码的方式有多种。其中，二十进制码（又称BCD码（Binary-Coded-Decimal）是其中常用的有权码。BCD码是用四位二进制代码来表示一位十进制的09十个数。4位二进制数有16种组合，可从这16种组合中选择10种组合分别来表示十进制的09十个数。选哪10种组合，有多种方案，这就形成了不同的BCD码。常用的BCD

10、码见表61。注意，BCD码用4位二进制码表示的只是十进制数的一位。如果是多位十进制数，应先将每一位用BCD码表示，然后再组合起来。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路例例6 64 4 将十进制数83用8421码表示。解：解：由表61可得 (83)D（1000 0011）8421BCD 常见的无权码有格雷码（Gray），其编码如表61所示。这种码是按照“相邻性”原则进行编码的，即相邻两码之间只有一位数字不同。格雷码常用于模拟量的转换中，当模拟量发生微小变化而可能引起数字量发生变化时，格雷码仅改变1位，这样与其他码同时改变两位或多位的情况相比更为可靠，可减少出错的可能性。数

11、字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路表61常见编码对照表 编码十 进制数 有权码 无权码 8421BCD 2421 BCD码 5421BCD码 余3码 格雷码 01234567891011121314 15 000000010010001101000101011001111000 1001 000000010010001101001011110011011110 1111 000000010010001101001000100110101011 1100 001101000101011001111000100110101011 1100 00000001001100100

12、1100111010101001100110111111110101010111001 1000 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.2 6.2 逻辑函数化简逻辑函数化简 研究逻辑关系的数学称为逻辑代数，又称为布尔代数，是分析设计逻辑电路的数学工具。利用逻辑代数可以进行逻辑函数的化简和变换，完成逻辑电路的分析与设计。6.2.1 6.2.1 逻辑函数的基本公式逻辑函数的基本公式 逻辑函数的定义：如果输入逻辑变量A、B、C的取值确定后，对应输出逻辑变量P的值也是唯一地确定，那么，就说P是A、B、C的函数，记作 P=f（A、B、C）逻辑代数的基本定律和公式如表6-2所示，

13、其中有些与普通代数相似，有些与普通代数不同，使用时切勿混淆。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路表62 逻辑代数的基本公式 名称 公式1 公式2 01律 互补律 重叠律 交换律 结合律 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路名称 公式1 公式2 分配律反演律 吸收律 否定律 表中：表示在逻辑代数中特有的定律。表62 逻辑代数的基本公式（续）数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.2.2 6.2.2 逻辑函数的基本规则逻辑函数的基本规则 6.2.2.1 代入规则 代入规则的基本内容是：对于任何一个逻辑等式，以某个逻辑变量或逻辑

14、函数同时取代等式两端任何一个逻辑变量后，等式依然成立。利用代入规则可以方便地扩展公式。例如，在反演律 中用BC去代替等式中的B，则新的等式仍成立：数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.2.2.2 对偶规则 将一个逻辑函数L进行下列变换：所得新函数表达式叫做L的对偶式，用表示。对偶规则的基本内容是：如果两个逻辑函数表达式相等，那么它们的对偶式也一定相等。利用对偶规则可以帮助我们减少公式的记忆量。例如，表62中的公式l和公式2就互为对偶，只需记住一边的公式就可以了。因为利用对偶规则，不难得出另一边的公式。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.2.

15、2.3 反演规则 将一个逻辑函数L进行下列变换：所得新函数表达式叫做L的反函数，用表示。利用反演规则，可以非常方便地求得一个函数的反函数。例例6 65 5 求函数 的反函数。解：数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.2.3 6.2.3 逻辑函数的代数化简法逻辑函数的代数化简法 6.2.3.1 逻辑函数式的常见形式 假设，逻辑函数 与另外一个逻辑函数 若对应相同的变量的任一组状态组合，F和G的值都完全相同，则称F和G是等值的，或者说F和G相等，记为：F=G。也就是说，要证明两个含有相同逻辑变量的函数相等，只要验证它们的真值表是否相同。如果F=G，那么它们就应该有相同的真

16、值表；如果F和G的真值表相同，则一定是F=G。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 一个逻辑函数的表达式不是唯一的，可以有多种形式，并且能互相转换。常见的逻辑式主要有5种形式，例如：与或与或表达式 或或与与表达式 与非与非与非与非表达式 或非或非或非或非表达式 与与或非或非表达式 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 在上述多种表达式中，与或表达式是逻辑函数的最基本表达形式。因此，在化简逻辑函数时，通常是将逻辑式化简成最简与或表达式，然后再根据需要转换成其他形式。6.2.3.2 最简与与或或表达式的标准 （1）与与项的个数最少，即表达式中“+”号

17、最少，使实现逻辑函数所需的器件最少。（2）每个与与项中的变量数最少，即表达式中“”号最少，使电路中的连线最少。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.2.3.3 逻辑函数的化简 利用逻辑函数的基本定律和公式可实现逻辑函数的公式法化简。例例6 6-6-6 化简 解：数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 例例6 6-7 7 化简 解：数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路例例6 68 8 化简 解：数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.3 基本逻辑门基本逻辑门 逻辑关系是指某事物的条件（或原因）与结果之

18、间的关系。逻辑关系常用逻辑函数来描述。能够实现逻辑关系运算的电路称为（数字）逻辑电路，简称逻辑门。逻辑代数中有三种基本逻辑关系：与与逻辑、或或逻辑、非非逻辑。6.3.1 6.3.1“与与”逻辑及逻辑及“与与”门门 “当决定某一事件的条件全部具备时，这一事件才发生；有任一条件不具备，事件就不发生”，把这种因果控制关系称为“与与”逻辑。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 图64所示的串联开关电路是“与”逻辑的一个实例，只有当开关S1、S2都闭合，灯才亮；否则，灯不亮。图64 与与逻辑实例图6-5 二极管与与门电路图6-6 与与逻辑符号数字电路基本器件及组合逻辑电路数字电路

19、基本器件及组合逻辑电路 能够实现与逻辑功能的电路称为与门。图65所示为由两个二极管组成的与门电路，输入信号分别加在输入端A、B上，输出端为P。假设输入信号在高电平UIH（3.6V）和低电平UIL（0.3V）间变化，若忽略二极管的正向管压降，分析可得该电路的输入-输出电位关系如表63所示。A(/V)B(/V)P(/V)0.30.33.6 3.6 0.3 3.6 0.3 3.6 0.3 0.3 0.33.6 A B P 0011 010 1 000 1 表63 与门输入-输出电位关系 表64 与逻辑真值表 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 如果将表6-3中的高电平用逻辑

20、“1”表示，低电平用逻辑“0”表示，则可转换得到表6-4所示的逻辑真值表。所谓真值表，就是将逻辑变量（用字母A、B、C来表示）的各种可能的取值（在二值逻辑中只能有0与1两种取值）和相应的函数值P排列在一起所组成的表。由真值表可看出：只有当输入全为“1”时输出为“1”；只要有一个输入为“0”则输出为“0”。图6-5所示电路可以实现与逻辑功能。与逻辑可由逻辑表达式来描述，写成：PAB 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 当有多个输入变量时可写成：PABC 式中，符号“”读作逻辑“与”或逻辑“乘”，在不致混淆的情况下，“”可省略，写成PAB。在逻辑代数中，“与逻辑”也称作“

21、与运算”或“逻辑乘”（Logic Multplication）与逻辑的基本运算规则为：000 010 100 111 显然，与逻辑的运算规则可归纳为：有0得0，全1得1。与门的逻辑符号如图66所示，其中符号“&”表示“And”，即“与”逻辑。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.3.2 6.3.2“或或”逻辑及逻辑及“或或”门门 “在决定某一事件的各条件中，只要具备一个以上的条件，这一事件就会发生；条件全部不具备时，事件不发生”。把这种因果控制关系称为“或或”逻辑。“或或”逻辑又称“或或运算”、“逻辑加加”（Logic Addition）图67所示为或或逻辑的实例，显

22、然只要开关S1或S2中有一个以上闭合，灯就会亮。图67 或或逻辑实例图68 或或门电路图69 或或逻辑符号数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 按照前述方法可以列出图6-8所示电路的输入-输出电压关系如表65所示，将表中的高电平用逻辑“1”表示、低电平用逻辑“0”表示，则可得到表66所示的逻辑真值表。由真值表可见：只要输入有一个为“1”则输出为“1”；只有当输入全为“0”时输出才为“0”。图6-8所示电路可以实现或逻辑功能。或逻辑表达式可写成：PAB A(/V)B(/V)P(/V)0.30.33.6 3.6 0.33.60.3 3.6 0.33.63.6 3.6 A B

23、 P001 1 0101 0111 表6 65 5 或门或门输入-输出电位关系 表6 66 6 或逻辑真值表 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 当有多个输入变量时：PABC 符号“”表示“或或逻辑”也称为“或或运算”或“逻辑加”，读作“或或”或者“加加”。或或逻辑的基本运算规则为：0+00 0+10 1+00 1+11 显然，或或逻辑的运算规则可归纳为：有1 1得得1 1，全，全0 0得得0 0。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 必须指出的是，二进制加法运算和逻辑或或运算有本质的区别，二者不能混淆：二进制加法运算中，存在进位关系，所以：1

24、110。或或逻辑运算研究的是逻辑“加”，所以有：111。或或门的逻辑符号如图6-9所示。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.3.3 6.3.3“非非”逻辑及逻辑及“非非”门门 “某一事件的发生，以另一事件不发生为条件。”这种逻辑关系称为“非非”逻辑。“非非”逻辑又称“非非运算”、“反反运算”“逻辑否否”（Logic Negation）。图610所示为非非逻辑的实例，当开关S闭合时，灯不亮，当开关S断开时，灯亮。灯亮以开关S不闭合为条件。图6-11所示为一个晶体管非非门电路，实际上是一个晶体管反相器，当UI输入为高电平(如UCC)时，三极管处于饱和状态，输出UOUCE

25、S0；当输入为低电平时，三极管截止，UOUCC。由此可列出该电路的输入-输出电压对应关系如表67表示，对应的真值表如表68所示。由表可见，图6-11所示电路可以实现非非逻辑功能。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路表6-7 非门输入-输出关系 表6-8 非逻辑真值表 UI UO 0 UCC UCC0 A P 01 10 非非逻辑表达式可写成：式中，“”表示“非非”逻辑也称“非非运算”，读作“非非”或者“反反”。非非逻辑的基本运算规则为：非非逻辑的逻辑符号如图6-12所示。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 图6-10 非逻辑举例图6-11 晶体

26、管非门电路图612非逻辑符号数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.3.4 6.3.4 复合逻辑门复合逻辑门 在逻辑代数中，除了基本的“与”、“或”、“非”逻辑外，还常由这三种基本逻辑组合构成复合逻辑，如“与非”、“或非”、“与或非”、“异或”等，统称为“复合”逻辑，并构成相应的与非门、或非门、与或非门、异或门等复合门电路，它们的逻辑符号、逻辑表达式等如表6-9所示。表6-9 常用复合门 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 在国外资料中，数字逻辑门符号与国内标准不一致，为了方便使用，将常见的逻辑符号在表6-10中列出以便对照。表6-10 常用逻

27、辑门符号对照表 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.4 6.4 TTLTTL集成逻辑门集成逻辑门 用二极管、三极管构成的门电路称为分立元件门电路，其缺点是使用元件多、体积大、工作速度低、可靠性欠佳、带负载能力差等，所以，数字电路广泛采用的是集成电路。TTL（晶体管晶体管逻辑门）电路在中、小规模集成电路中应用最为普遍，而其基本单元电路大多由与非与非门组成。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 目前国产的集成TTL电路有：CT5474系列（标准通用系列，与国际上SN5474系列相当）；CT54H74H系列（高速系列，与国际上SN54H74H系列相

28、当）；CT54S74S系列（肖特基系列，与国际上SN54S74S系列相当）；CT54LS74LS系列(低功耗肖特基系列，与国际上SN54LS74LS系列相当)。TTL与非与非门是采用双极型的晶体管晶体管形式集成的与非与非逻辑门电路。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.4.1 6.4.1 TTLTTL与非门电路组成与非门电路组成 图613是TTL与非与非门（CT5474系列）的典型电路，它由三部分组成：输入级：由多发射极管VT1和电阻R1组成，完成“与与”逻辑功能。中间级：由VT2和电阻R2、R3组成，从VT2的集电极和发射极同时输出两个相位相反的信号，作为VT3、V

29、T4输出级的驱动信号，使VT3、VT4始终处于一管导通而另一管截止的工作状态。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 输出级：由VT3、VD1、VT4构成，采用“推拉式”输出电路。当输出低电平时，VT4饱和、VT3截止，输出电阻r0rces4，其值很小。当输出为高电平时，VT4截止，VT3、VD1导通，VT3工作为射随器，输出电阻r0的阻值也很小。可见，无论输出是高电平还是低电平，输出电阻r0都较小，电路带负载的能力较强。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路图6-13 TTL与非门的典型电路 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑

30、电路6.4.2 6.4.2 逻辑功能分析逻辑功能分析 6.4.2.1 输入端有低电平（0.3V）输入时 当输入信号A、B、C中至少有一个为低电平（0.3V）时，多发射极晶体管VT1的相应发射结导通，导通压降UBE1约为0.7V，VT1的基极电流iB1约为1mA.，VT1处于深饱和状态，uCE1UcES10.1V。此时，VT2管基极电位uB2uC10.3V0.1V0.4V，因此VT2、VT4均截止；Ucc通过R2驱动VT3和VD1，使VT3 和VD1处于导通状态。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 VT3发射结和VD1的导通压降各为0.7V。因此输出电压u0为：输出为高

31、电平UOH3.6V，此时的状态称作TTL与非与非门的“关”态。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.4.2.2 输入全接高电平（3.6V）时 当输入信号A、B、C均为高电平（3.6V）时，VT1截止输出高电平，在电路设计上使VT2和VT4管均能饱和导通，UcES40.3V，此时uC2UcES2UBE40.3V0.7V1V，VT3和二极管VD1截止。因此输出电压为：此时的状态称为与非与非门的“开”态。综上所述，图613所示电路可实现与非与非逻辑功能，数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.4.3 6.4.3 集成集成TTLTTL与非门的主要参数与

32、非门的主要参数 6.4.3.1电压传输特性 TTL与非与非门电压传输特性是指输出电压u0随输入电压uI变化的关系曲线。按图614（a）所示测试电路，可得图614(b)所示的电压传输特性曲线。由图可见，TTL与非与非门电压传输特性可分为ab、bc、cd三段。ab段：与非与非门处于“关态”，u03.6V。bc段（转折区）：u0线性下降。cd段：与非与非门处于“开态”，u00.3V。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路图6-14 TTL与非门的电压传输特性 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.4.3.2 主要参数 （1）电压电流参数 a.输出高电平

33、UOH：当输入端至少有一个接低电平时，与与非非门处于关态时输出端得到的高电平值。典型值为3.6V。b.输出低电平UOL：当输入全为高电平时，与与非非门处于开态时输出端得到的低电平值。典型值为0.3V。c.关门电平Uoff：在保证输出电压为额定高电平3.6V的90时，允许的最大输入低电平值。一般Uoff0.8V。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 d.开门电平Uon：在保证输出电压UOL0.35V（即额定低电平）时，允许的最小输入高电平值。一般Uon1.8V。关门电平Uoff和开门电平Uon，能反映出电路的抗干扰能力。e.阈值电压Uth：在转折区内，TTL与与非非门处于

34、急剧的变化中，通常将转折区的中点对应的输入电压称为TTL门的阈值电压Uth。一般Uth1.4V。f.输入短路电流IIS：当与非与非门任一输入端接地（uI0V时）（其他输入端悬空）时，流经该输入端的电流（以流出输入端为正）。如图6-15（a）所示，其典型值为：数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 g.输入漏电流IIH：当与非门任意一个输入端接高电平(其他输入端接低电平)时，流经该输入端的反向电流。如图6-15（b）所示，通常要求IIH70A。图6-15 输入短路电流和输入漏电流 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 （2）负载能力 TTL与非与非门

35、的输出特性反映了输出电压u0和输出电流i0 之间的相互关系，即负载特性。a.输出高电平时的负载特性（拉电流负载特性）当与与非非门输出为高电平时，与与非非门处于关态，此时VT4截止，VT3、VD1导通。它向后面的负载门提供电流，相当于后面负载从与非与非门中拉出电流，此输出电流称为拉电流。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 b.输出低电平时的负载特性（灌电流负载特性）当与非与非门输出为低电平时，与非与非门处于开态，此时VT4饱和，负载电流可以灌入TTL与非与非门的VT4管，此输出电流称为灌电流。c.扇出系数N0 扇出系数N0是指一个与非与非门能够驱动同类型门的个数。其中，

36、是指与非与非门输出低电平带灌电流负载时的最大电流（即 ），IIS为TTL与非与非门的输入短路电流。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 （3）平均传输延迟时间tpd(pass delay)由于电荷的存储效应，晶体管作为开关应用时其输出和输入之间存在延迟，通常用tp1表示导通延迟时间，用tp2表示截止延迟时间。平均延迟时间为它们的平均值，即：tpd12（tp1tp2）。平均传输延迟时间是衡量门电路开关速度的重要参数，通常所说的低、中、高、甚高速逻辑门都是以tpd的大小来区分的。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.4.4 6.4.4 集成与非门芯

37、片介绍集成与非门芯片介绍 常用的TTL与非门集成电路有7400和7420等芯片，采用双列直插式封装。7400是2输入端四与非门的集成电路，其外引线端子图如图6-16（a）所示；7420是4输入端双与非门的集成电路，其外引线端子图如图6-16（b）所示。图616 常用的集成TTL与非门 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.4.5 6.4.5 其他功能的其他功能的TTLTTL门电路门电路 集成TTL门电路除与非与非门之外，还有“与与”门、“或或”门、“或非或非”门、“与或非与或非”门、“异或异或”门等不同的逻辑功能的集成器件，这里只简单列出几种常用的TTL集成门电路的芯

38、片。同时将介绍两种计算机中常用的特殊门电路：集电极开路门（OC门）和三态门（TS门）。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.4.5.1 常见的集成逻辑门 （1）非非门 常用的TTL集成非非门电路有六反相器芯片7404等，实现非非逻辑运算 ,7404的外引线端子图如图6-17（a）所示。（2）或非或非门 常用TTL或非或非门集成芯片有7402 2输入端四或非或非门，实现或非或非运算：，7402的外引线端子图如图6-17(b)所示。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 （3）与或非与或非门 集成与或非与或非门芯片7451是一个32/22与或非与或非

39、门，其外引线端子图如图6-17(c)所示。图中每个与或非与或非门完成如下与或非与或非运算：（4）异或异或门 集成TTL异或异或门芯片7486为四异或异或门，其外引线端子图如图6-17(c)所示。每个异或异或门完成异或异或运算：数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路图6-17 常用集成逻辑门芯片 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.4.5.2 两种特殊的门电路 （1）OC门(Open Collector)TTL与非与非门由于采用推拉式输出电路，则无论输出是高电平还是低电平，输出电阻都比较低，因此输出端是不允许接地或直接接高电平的，如图6-18(a

40、)、(b)所示；若将电路两输出端直接相连，同样是不允许的，如图6-18（c）所示。因为如果门1输出为高电平，门2输出为低电平时，则会构成一条自UCC到地的低阻通路，将有一很大的电流从门1的R4、VT3、VD1经输出端P1流入P2至门2的VT4管到地。这个大电流不仅会使门2的输出低电平抬高，而且还可能因功耗太高而烧毁两个门的输出管。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 所以，一般的TTL逻辑门的输出端是不允许直接接地、接高电平或直接并联的。为了克服一般TTL门不能直接相连的缺点，专门设计了一种输出端可相互连接的特殊的TTL门电路，即集电极开路的OC（Open Collec

41、tor）门。a.OC与非门的电路结构及逻辑符号 在集成TTL与非门的基础上，将负载管去除，形成TTL集成OC与非门，其电路结构及逻辑符号如图6-19所示。OC门在实际运用时，它的输出端必须如图6-20所示外接上拉电阻RP和外接电源UP。此时OC门仍具有“全1得0；有0得1”的输入、输出电平关系，是一个正逻辑的与非门。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路(a)输出端接地(b)输出端与电源短接(c)输出端并联图6-18 TTL与非门输出禁止连接状态数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路图6-19 OC与非门 数字电路基本器件及组合逻辑电路数字电路基本器

42、件及组合逻辑电路图6-20 OC门的使用连接方法 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 b.OC门的典型应用 OC门在计算机中应用广泛，下面分别予以介绍：实现“线与与”逻辑 用导线将两个或更多个OC门输出端连接在一起，其总的输出为各个OC门输出的逻辑“与与”，这种用“线”连接而实现的“与与”逻辑的方式称作“线与与”(Wire ANDWire AND)。如图621所示为两个OC与非与非门用导线连接而实现“线与与”逻辑的电路图。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路(a)OC门实现“线与”(b)等效电路图621“线与”逻辑电路图 数字电路基本器件及组合

43、逻辑电路数字电路基本器件及组合逻辑电路 在图(a)中，若P1、P2输入为全1时，则通过导线联接的总的输出端P为1；若P1、P2输入有一个为0时，则通过导线联接的总的输出端P也为低电平。此逻辑为：即总的输出P为二个OC门单独输出P1和P2的“与与”，等效电路如图621(b)所示。可见，OC与非与非门的“线与与”可以用来实现与或非与或非逻辑功能。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 实现“总线”（BUS）传输 如果将多个OC与非门按图622所示连接，当某一个门的选通输入Ei为“1”，其他门的选通输入皆为“0”时，这时只有这个OC门被选通，它的数据输入信号Di就经过此选通门被

44、送上总线（BUS）。为确保数据传送的可靠性，规定任何时刻只允许一个门的输出数据被选通，也就是只能允许一个门挂在数据传输总线（BUS）上，因为若多个门被选通，这些OC门的输出实际上会构成“线与”，就将使数据传送出现错误。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路图622 用OC门实现总线传输 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路（2）三态输出门（TS门）三态门是指输出有三种状态的逻辑门（Three State Three State GateGate），简称TS门。它也是在计算机中得以广泛应用的特殊门电路。三态门有三种输出状态：数字电路基本器件及组合逻辑

45、电路数字电路基本器件及组合逻辑电路 它与一般TTL门电路的不同点在于：输出端除了有高电平、低电平两种状态外，还增加了一个“高阻态”，或称“禁止态”。而禁止态不是一个逻辑值，它表示输出端悬浮，此时该门电路与其它门电路无电路联系，相当于断路状态。在输入极增加了一个“控制端”，常称为“使能端”，用EN表示。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 a.三态门的电路结构及性能 三态与非门电路如图6-23（a）所示，图6-23（b）是它的逻辑符号。其工作原理为：当控制端 时，VT6管截止，VT5、VT6、VD2构成的电路对于基本的TTL与非门无影响，与非门处于正常工作状态，即输出 。

46、当控制端 时，VT6管饱和导通，VT6集电极电压U6C0.3V，相当于在基本与非门一个输入端加上低电平，因此VT2、VT4管截止，同时，二极管VD2因VT6管饱和而导通，使VT2集电极电位UC2箝位在Ub4=UCE6+UD2=0.3+0.7=1V,使VT3和VD1无导通的可能。此时的输出端P处于高阻悬浮状态，此时三态门为禁止态。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 可见，为三态门的使能控制信号，当 时，使能有效，逻辑门处于正常工作状态，输出 ；时，使能无效，禁止工作，输出处于高阻态。这种三态门的逻辑功能真值表如表611所示。表6-11 三态与非门的真值表 控制端 输 入

47、 输 出 A B P 00001 0 00 11 01 1 1110高阻态 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路图6-23 三态与非门结构及符号 数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路b.三态门的典型应用 三态门主要应用于总线传送，它即可以进行单向数据传送，也可进行双向数据传送。用三态门构成单向总线 当多个门利用一条总线来传输信息时，在任何时刻，只允许一个门处于工作态，其余的门均应处于高阻态，相当于与总线断开，不应影响总线上传输的信息。如图624所示为用三态门构成的单向数据总线。当且仅当控制输入端 对应的三态门处于工作态；如果令 、等轮流接低电平0

48、，那么A1、A2；A3、A4；A5、A6这三组数据就会轮流地按与非关系送到总线上。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路 用三态门构成双向总线 如图625所示为用三态门构成的双向总线。当控制输入信号EN1时，G1三态门处于工作态，G2三态门处于禁止态（即高阻态），信号A经G1门反相后传输到B;当控制输入信号EN0时，G1三态门处于禁止态，G2三态门处于工作态，则信号由B经G2门传输到A。这样就可以通过改变控制信号EN的状态，实现数据在同一条总线上进行分时的双向传送，而互不干扰。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路图6-24 用TS门实现单向数据传输

49、图6-25 用TS门实现数据的双向传输数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.5 6.5 CMOSCMOS集成逻辑门集成逻辑门 CMOS集成电路是用增强型P沟道MOS管和增加型N沟道MOS管串联互补（构成反相器）和并联互补（构成传输门）为基本单元的组件，称为互补型（Complementary）MOS器件，简称CMOS器件。以CMOS为基本单元的集成器件，由于工艺简单、集成度和成品率较高，非常适宜于制作大规模集成器件，如移位寄存器、存储器、微处理器及微型计算机中常用的接口器件等，而成为微电子器件中的重要部件。因此近年来CMOS器件发展迅速，应用广泛。数字电路基本器件及组合

50、逻辑电路数字电路基本器件及组合逻辑电路6.5.1 CMOS6.5.1 CMOS反相器反相器 CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成。通常以PMOS管作为负载管、NMOS管作为输入工作管，其跨导相等，如图626(a)所示。两只管子的栅极并接作为反相器的输入端，漏极串接起来作为输出端。为保证电路正常工作，要求电源电压UDDUTN+UTP（UTN为NMOS管的开启电压，UTP为PMOS管的开启电压）。数字电路基本器件及组合逻辑电路数字电路基本器件及组合逻辑电路6.5.1.1 CMOS反相器的工作原理：（1）当输入uI为低电平，如uI0V（为逻辑0）时：因为VT2的