基于fpga的线型ccd高速驱动采集一体化控制板设计大学论文.doc

《基于fpga的线型ccd高速驱动采集一体化控制板设计大学论文.doc》由会员分享，可在线阅读，更多相关《基于fpga的线型ccd高速驱动采集一体化控制板设计大学论文.doc（46页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 西南科技大学本科生毕业论文 IV基于FPGA的线型CCD高速驱动采集一体化控制板设计摘要：线型CCD图像传感器在工业检测、图像测量和机器视觉等方面有着广泛的应用。本文针对CCD测量应用系统中的前端处理、驱动控制和信号采集，设计制作了一款基于FPGA的高速驱动采集一体化控制板。该控制板选用了Altera公司的Cyclone系列FPGA和TI公司的专用图像信号处理芯片VSP5010，由FPGA对VSP5010进行配置，生成双路CCD驱动脉冲，控制接收A/D变换后的图像数据，并以适当的接口方式将采集数据送入计算机以便进行后期处理。该控制板将CCD的驱动脉冲产生和图像数据采集集于一体，有效简化了CC

2、D测量应用系统前端的外部电路设计，提高了图像数据采集速率和质量，并具有灵活性强，易于扩展等特点。关键词：线型CCD； FPGA； AFE； 驱动； 数据采集 Linear CCD High-speed Drive and Acquisition Design of Integrated Control Board Based on FPGAAbstract: The linear CCD image sensor has a wide range of applications in industrial inspection, image measurement and machine vi

3、sion. The paper describes how to design a FPGA-based high-speed acquisition integrated control board based on former processing, driven control and signal acquisition in CCD measurement. This control board adopts ALTERA Cyclone series FPGA and TI VSP5010, which is particularly used as image signal p

4、rocessing chip. In this design, FPGA is responsible to configure the VSP5010, generate dual-channel CCD driven pulse, control and receive the image data converted by A/D, besides, it can send the acquisition data to computer for later processing. This control board integrates the driven pulse genera

5、tion of CCD and image data acquisition, which can effectively simplify the front periphery circuit of CCD measurement application system, enhance the efficiency and quality of image data acquisition, it is also flexible and easy to expand.Key words: linear CCD, FPGA, AFE, drive, data acquisition 目 录

6、第一章 绪论11.1 论文的研究背景及意义11.2 CCD器件应用发展现状31.3 本论文的主要内容3第二章 系统总体设计52.1 系统总体结构52.2 系统开发工具52.2.1 Protel DXP2004 简介62.2.2 FPGA的常用开发工具6第三章 系统硬件设计83.1 系统硬件结构83.2 CCD硬件设计83.2.1 CCD工作原理83.2.2 CCD的主要特性参数93.2.3 CCD驱动电路设计113.3 AFE电路设计143.3.1 AFE功能分析143.3.2 VSP5010 简介143.4 FPGA硬件电路设计183.4.1 Cyclone系列FPGA简介183.4.2 J

7、TAG口及AS模式接口193.5 PCB板的设计203.5.1 PCB设计常识203.5.2 PCB具体设计223.6 系统硬件的焊接和测试25第四章 FPGA设计284.1 FPGA设计方案284.2 TCD1501D驱动时序模块设计284.3 VSP5010配置接口模块设计304.4 双口RAM模块设计324.5 采控主模块设计33结 论34致 谢35参考文献36附 录37西南科技大学本科生毕业论文第1章 绪论1.1 论文的研究背景及意义电荷耦合器件（Charge Couple Device，简称 CCD）是一种光电转换式图像传感器，它是由美国贝尔(Bell)实验室的 W.S.Boyle

8、和 G.E.Smith 在 1969 年秋发明的。CCD 利用光电转换原理把图像信息直接转换成电信号，将待测物入射到CCD 光敏面上的光强分布信息转换成电荷量信号，按指定时序一路或多路串行输出，电荷量信号经必要的调理电路和处理软件处理再现原待测物的信息，从而实现了非电量的电测量。同时它还具有体积小、重量轻、噪声低、自扫描、工作速度快、测量精度高、寿命长等诸多优点，自其被发明的四十年来，受到人们的高度重视，CCD 现在已经成为光学图像获取的主要器件。CCD器件按其感光单元的排列方式分为线阵CCD和面阵CCD两类，如图1-1和图1-2所示。对于面阵CCD来说，应用面较广，如面积、形状、位置等的测量

9、。面阵CCD的优点是可以获取二维图像信息，测量图像直观。缺点是像元总数多，而每行的像元数一般较线阵少，帧幅率受到限制，而线阵CCD的优点是一维像元数可以做得很多，而且像元尺寸比较灵活，帧幅数高，特别适用于一维动态目标的测量。图1-1 面阵型CCD图片图1-2 线阵型CCD图片由于生产技术的制约，单个面阵CCD的面积很难达到一般工业测量对视场的需求。线阵CCD 的优点是分辨力高，价格低廉，如TCD1501D型线阵CCD，光敏像元数目为5 000，像元尺寸为7um7um7um (相邻像元中心距),该线阵CCD一维成像长度35 mm，可满足大多数测量视场的要求，但要用线阵CCD获取二维图像，必须配以

10、扫描运动，而且为了能确定图像每一像素点在被测件上的对应位置，还必须配以光栅等器件以记录线阵CCD每一扫描行的坐标。一般看来，这两方面的要求导致用线阵CCD获取图像有以下不足：图像获取时间长，测量效率低；由于扫描运动及相应的位置反馈环节的存在，增加了系统复杂性和成本；图像精度可能受扫描运动精度的影响而降低，最终影响测量精度。 随着科学技术的发展和数据采集系统的广泛应用，人们对数据采集传输系统的主要指标，如采样速度、分辨率、精度以及抗干扰能力等方面，都提出了越来越高的要求。在 CCD 应用技术中，现代化测试技术和科学研究对 CCD 图像采集系统的要求日益提高，随着高速高性能数字信号处理器的出现，传

11、统的 CCD 图像采集系统速度慢、处理功能简单，已不能很好地满足一些特殊要求，尤其在高速动态目标的识别和实时快速检测方面存在着 CCD 信号数据处理时间限制系统测量速度的瓶颈。因此，构建高速线阵 CCD 图像系统对被测图像信息进行快速采样、存储及数据处理，是线阵 CCD 数据采集系统发展的新方向。 对于高速CCD图像采集系统而言，驱动电路的设计和CCD输出信号的采集处理是关键。早期的CCD驱动电路几乎全部是由普通数字电路芯片实现的,需要焊接很多电子元件,导致整个电路体积较大、设计复杂且过于偏重于硬件的实现。其主要缺点是工作量大、调试困难、容易出错和灵活性较差,特别是当驱动电路工作在较高频率时,

12、干扰问题严重,系统工作不稳定。目前有些驱动电路使用了单片机技术，但其功能简单，灵活性、扩展性和实用性依然较差。而且要求开发者能熟练运用单片机，对汇编、C语言也要有相当了解，开发难度较高，不利于CCD器件的进一步推广。基于FPGA设计的驱动电路是可编程的，与传统的方法相比，其优点是集成度高、速度快、可靠性好。如要改变驱动电路的时序，增加某些功能，仅需要对器件重新编程即可，在不改变任何硬件的情况下，即可实现驱动电路的更新换代。利用FPGA丰富的I/O引脚和内部逻辑资源，还可以在驱动CCD的同时，控制ADC器件来采集和处理CCD图像传感器的信号，并通过内部缓存图像信息、传输到上位机做进一步的处理，从

13、而实现CCD驱动和图像采集的一体化控制。1.2 CCD器件应用发展现状目前，CCD图像传感器的发展现状归纳起来有以下几点:1、高分辨率随着超大规模微细加工技术的发展，CCD光敏元密度得到不断的提高，器件分辨率越来越高。2、高速化随着CCD像元数不断增加，其工作频率也需相应提高。但如果时钟脉冲变化太快将会导致所采集的光信号电荷无法进行转移，因此电荷转移速度成为CCD提高工作频率的瓶颈。3、微型化超小型面阵CCD尺寸小，却具有相当高的分辨率，因此被广泛地应用于医疗内窥、盲孔检测等技术中。随着国防科学、生物医学工程的发展，超小型CCD像感器的需来越大。4、新型器件结构为了提高CCD图像传感器的性能，

14、扩大适用范围，人们不断地研究新的器件结信号的采集、处理方法，赋予CCD图像传感器更强的功能。在器件结构方面，最引人注目的有帧内线转移CCD(FITCCD)，亚电子噪声CCD（NSE CCD）。此外，随着VLSIMOS工艺的日益完善，MOS光电二极管阵列的发展前景也十分乐观。5、拼接技术线阵CCD端到端拼接起来可得到极长的阵列和极高的分辨率。拼接技术可根据应用需要灵活选择拼接器件和拼接规模，这对军事应用、天文观测、光谱分析等是特别有用的。尤其在对陆地和海洋的监测、侦察和地球资源勘察等方面都是十分有价值的。1.3 本论文的主要内容本论文的主要内容是实现以线阵CCD器件TCD1501D为图像传感器的

15、图像采集系统，以FPGA芯片为主控制处理器，负责方案确定以及软硬件功能的具体实现，通过传输接口，在PC机上显示采集到的图像信息。论文内容具体包括：1、图像采集系统的总体方案设计。包括：系统模块的划分以及系统解决方案确定。2、图像采集系统的硬件设计(1) 线阵CCD驱动电路设计。(2) 模拟前端处理器（AFE）配置电路设计。(3) 系统PCB板设计。3、基于FPGA的逻辑电路设计利用VHDL语言完成线阵CCD的驱动时序模块、模拟前端处理器（AFE）配置时序模块、内部缓存RAM模块以及总体控制模块的设计。4、在以上硬件和软件设计完成并仿真通过后，利用EDA工具对FPGA进行配置下载。5、硬件调试完

16、成后，对整个图像采集系统进行实物联机调试。第2章 系统总体设计2.1 系统总体结构图像采集系统主要由照明系统、线阵CCD图像传感器、模拟前端处理器电路、数据缓存器及传输接口等组成，系统总体结构图如图2-1所示。系统的主要功能是驱动CCD将被测对象的光学图像转换成模拟图像信号，经过AFE处理后转换为数字信号缓存于RAM中，最后经过适当的传输接口把采集图像数据送入计算机中处理。图2-1 系统总体结构 2.2 系统开发工具20世纪90年代，国际上在电子和计算机技术方面较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，并取得了巨大成功。在电子技术设计领域，可编

17、程逻辑器件(如CPLD、FPGA)的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而能够对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。EDA是电子设计自动化(Electronic Design Automation)的缩写，在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描

18、述语言HDL或原理图完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。简而言之，EDA技术就是利用软件程序和工具来设计并实现硬件产品。EDA技术的出现，极大地提高了电路设计的效率和可行性，并减轻了设计者的劳动强度。目前，EDA技术已经成为现代电子设计领域的基本手段，涵盖印制电路板(PCB)设计、可编程逻辑器件开发、专用集成芯片设计以及系统验证等诸多领域。2.2.1 Protel DXP2004 简介 本设计采用Protel DXP2004来完成整个系统的硬件电路及PCB板设计。Protel DXP2

19、004是Altium公司于2004年推出的最新版本的电路设计软件，该软件能实现从概念设计，顶层设计直到输出生产数据以及这之间的所有分析验证和设计数据的管理。当前比较流行的Protel 98、Protel 99 SE，就是它的前期版本。 Protel DXP 2004已不是单纯的PCB（印制电路板）设计工具，而是由多个模块组成的系统工具，分别是SCH（原理图）设计、SCH（原理图）仿真、PCB（印制电路板）设计、Auto Router（自动布线器）和FPGA设计等，覆盖了以PCB为核心的整个物理设计。该软件将项目管理方式、原理图和PCB图的双向同步技术、多通道设计、拓朴自动布线以及电路仿真等技术

20、结合在一起，为电路设计提供了强大的支持。 与较早的版本Protel99相比，Protel DXP 2004不仅在外观上显得更加豪华、人性化，而且极大地强化了电路设计的同步化，同时整合了VHDL和FPGA设计系统，其功能大大加强了。2.2.2 FPGA的常用开发工具本设计采用Quartus II开发软件，其提供了一种与结构无关的全集成化设计环境，使设计者能对Altera的各种产品系列方便地进行设计输入、快速处理和器件编程。Quartus II开发系统具有强大的处理能力和高度的灵活性，它的优点主要表现在以下方面：1、与结构无关：Quartus II系统的编译程序，支持Altera全部系列的PLD产

21、品，提供与结构无关的设计开发环境，具有强大的逻辑综合与优化功能。2、全集成化：Quartus II的设计输入、逻辑综合、布局布线、仿真校验和编程下载等功能都全部集成在统一的开发环境下，可以加快动态开发和调试，缩短开发周期。3、硬件描述语言(HDL)：QuartusII支持各种HDL输入选项，包括VHDL，Verilog HDL和Altera的硬件描述语言AHDL。4、丰富的设计库：Quartus II提供丰富的库单元供设计者调用，其中包括各类常用的基本数字器件，以及参数化的宏单元模块(MegaFunction)。在本系统设计中，采用了国际上通用的VHDL语言对某些具有特定功能的逻辑模块进行设计

22、。VHDL(Very High Speed Integrated Circuit Hardware Description Language)，即甚高速集成电路硬件描述语言，已经成为一个电子电路和系统的描述、建模、综合的工业标准。它具有强大的语言结构，可以用简洁明确的代码描述来进行复杂控制逻辑的设计。它具有多层次的设计描述功能，支持设计库和可重复使用元件的生成。第3章 系统硬件设计3.1 系统硬件结构系统主要完成的任务是将采集到的图像数据传输到计算机中处理，这一过程需要完善的硬件平台作为保障才能将大量数据实时无误的传输。该硬件平台主要包括如下几个部分:线阵CCD图像传感器、VSP5010图像数

23、字转换器、FPGA最小系统，硬件结构如图3-1所示。线阵CCD图像传感器将采集到的图像信号转化成电压信号输出，然后经过VSP5010对该信号进行模拟前端处理，最终转换成数字信号。FPGA是整个系统的控制核心，系统采用的是Altera公司Cyclone系列的EP1C3来产生线阵CCD图像传感器、模拟前端处理器的驱动脉冲和控制信号，并把VSP5010输出的数字图像信号缓存于利用IP核(Intellectual Property core)产生的内部双口RAM缓存器中。图3-1 系统硬件结构图3.2 CCD硬件设计3.2.1 CCD工作原理 CCD是基于金属氧化物半导体技术的光电转换器件，它是由很多

24、光敏像元组成的，即在P型(或N型)硅衬底的表面用氧化方法形成一层厚度约0.1um的二氧化硅层，再在二氧化硅上蒸镀一层金属膜，并用光刻的方法制成栅状电极。CCD的基本工作步骤为：把入射光子转变成电荷，把这些电荷转移到输出放大器上，并把电荷转变成电压或电流信号，使这些电压或电流能被传感器外的电路感知。当栅极施加正偏压后，空穴被排斥，产生耗尽区，偏压继续增加，耗尽区将进一步向半导体内延伸，将半导体电子吸引到表面，形成一层极薄但电荷浓度很高的反型层。CCD中电荷从一个位置转移到另一个位置，在开始时刻，有一些电荷存储在偏压为10V的第一个电极下的势阱中，其它电极上均加有大于阈值的较低电压。经过一定时刻后

25、，各电极上的电压发生变化，电荷包向右移动。将按一定规律变化的电压(如外部的时钟电压)加到CCD各电极上，电极下的电荷包就沿半导体表面按一定方向转移到输出端，实现图像的自扫描，从而将照射在CCD上的光学图像转换成电信号图像，直接显示图像全貌。图3-2是线阵CCD的结构示意图，可以看出器件主要有光敏区、转移区、输出单元这三部分组成。光敏区由N个光敏元排成一列，光敏单元始终进行光积分，当转移栅加高电平时，N个光信号电荷包并行转移到所对应的那位CCD中，然后，转移栅加低电平，转移中断，进行下一行积分。N个电荷包依次沿着CCD串行传输，每驱动一个周期，各信号电荷包向输出端方向转移一位，第一个驱动周期输出

26、第一个光敏元信号电荷包;第二个驱动周期输出第二个光敏元信号电荷包，依次类推，第N个驱动周期输出第N个光敏元信号电荷包。当一行的N个信号全部读完，产生一个触发信号，使转移栅变为高电平，将新一行的N个光信号电荷包并行转移到CCD中，开始新一行信号传输和读出，周而复始。图3-2 线阵CCD结构图3.2.2 CCD的主要特性参数1、转移效率转移效率是指电荷包在进行每一次转移中的效率，即电荷包从一个栅转移到下一个栅时，有部分的电荷转移过去，余下e部分没有被转移，e称转移损失率，根据电荷守恒原理有： =1e (3.1)由定义可知，一个电荷量为的电荷包，经过n次转以后的输出电荷量应为: (3.2)即总效率为

27、: (3.3)由于CCD中的信号电荷包大都要经历成百上千次的转移，即使值几乎接近1，但其总效率往往仍然很低。2、暗电流CCD成像器件在既无光注入又无电注入情况下的输出信号称暗信号，即暗电流。暗电流的根本起因在于耗尽区产生复合中心的热激发。由于工艺过程不完善及材料不均匀等因素的影响，CCD中暗电流密度的分布是不均匀的。暗电流的危害主要有两个方面，即限制器件的低频限和引起固定图像噪声。3、灵敏度指在一定光谱范围内单位曝光量的输出信号电压(电流)。曝光量是指光强与光照时间之积，也相当于投射到光敏元上的单位辐射功率所产生的电压(电流)，其单位为V/W（A/W）。CCD的光谱响应基本上由光敏元材料决定，

28、也与光敏元结构尺寸差异、电极材料和器件转移效率不均匀等因素有关。4、光谱响应CCD对不同波长的光的响应程度是不一样的。例如，CCD对蓝光的响应是比较差的，这是因为在多晶硅中蓝光被吸收的比较厉害，以及在多晶硅氧化物硅等层中引起的多层干涉的结果。通常把响应度等于峰值响应的一半所对应的波长范围称为光谱响应范围。普通CCD的光谱响应范围为4001100nm。5、噪声CCD的噪声可归纳为三类:散粒噪声、转移噪声和热噪声。(1) 散粒噪声在CCD中，无论是光注入、电注入还是热产生的信号电荷包的电子数总有一定的不确定性，也就是围绕平均值上下变化，形成噪声。这种噪声常被称为散粒噪声，它与频率无关，是一种白噪声

29、。散粒噪声代表着器件最高信噪比的极限，片外的信号处理电路不能对此噪声进行抑制。(2) 转移噪声转移噪声主要是由转移损失及表面态俘获引起的噪声，这种噪声具有累积性和相关性。累积性是指转移噪声是在转移过程中逐次累积起来的，与转移次数成正比。相关性是指相邻电荷包的转移噪声是相关的，因为电荷包在转移过程中，每当有一过量Q电荷转移到下一势阱时，必然在原来势阱中留下一减量Q电荷，这份减量电荷叠加到下一个电荷包中，所以电荷包每次转移要引起两份噪声。这两份噪声分别于前、后相邻周期的电荷包的转移噪声相关。(3) 热噪声热噪声是由于固体中载流子的无规则热运动引起的，在OK以上，无论其中有无外加电流通过，都有热噪声

30、，对信号电荷注入及输出影响最大，它相当于电阻热噪声和电容的总宽带噪声之和。以上3种噪声源是独立无关的，所以CCD得总噪声功率是它们的均方和。在CCD图像数据采集过程中，要尽可能的得到精确的CCD信号，且最大程度的降低CCD的噪声，提高信噪比。降低噪声的主要方法有:采用相关双采样CDS(Correlated Double Sampling)技术、双斜积分法、小波变换校正法、提高CCD工作频率、带通滤波器法、制冷方法等。本系统采用了基于数字技术的相关双采样方法对噪声进行抑制。6、分辨率分辨率是摄像器件最重要的参数之一，它表明CCD成像器件对景物细节的鉴别能力。通常用每毫米能分辨的线对数表示，即lp

31、/mm。有时也用可分辨的最小尺寸表示，它是可分辨的空间频率的倒数。例如一个CCD能分辨的最大空间频率为20lp/mm，则可分辨的最小尺寸为0.05mm。分辨率与CCD器件的像素尺寸有直接关系，像素尺寸越小，分辨率越高。通常可分辨的最小尺寸约为像素尺寸的2倍。目前CCD的像素尺寸为614um，可分辨的最小尺寸为0.0120.028um，对应的线对数为8535lp/mm。3.2.3 CCD驱动电路设计CCD是图像采集系统的核心，在应用CCD图像传感器时，需要解决的问题主要有两个，即产生正确的脉冲时序驱动CCD器件和输出信号的采集处理。为了保证CCD图像传感器正确稳定的工作并充分发挥它的光电转换功能

32、，必须设计出能够产生符合CCD器件工作所需时序的驱动控制电路。系统利用先进的FPGA技术产生高速稳定的CCD驱动时序，具体的程序实现部分将在第四章详细介绍。1、TCD1501D芯片基本结构系统选用了日本东芝公司生产的TCD1501D线阵CCD图像传感器，它是一款高速、低暗电流的5000像元线阵CCD器件。芯片封装形式为DIP22双列直插式，TCD1501D的管脚分部和结构如图3-3所示，表3-1为引脚名称说明。 表3-1 TCD1501D引脚说明1E、O电荷转移脉冲2E、O电荷转移脉冲1B末级时钟2B末级时钟SH帧转移脉冲RS复位脉冲SP采样保持脉冲CP钳位脉冲OS信号输出DOS补偿信号输出S

33、S地OD电源NC未连接 图3-3 TCD1501D管脚图 图3-4所示为TCD1501D原理结构图，由图可知，TCD1501D由光敏区、转移栅、模拟移位寄存器及信号输出单元组成。该传感器内部包含一列5076个光敏二极管，前面64个和后面12个是作暗电流检测而被遮蔽的，中间5000个光电二极管是曝光像敏单元。当扫描一张A3的图纸时可达到16线/mm的精度，该器件工作在5V驱动脉冲，12V的电源条件下。图3-4 TCD1501D结构图TCD1501D的光谱响应特性曲线如图3-5所示。光谱响应范围从400nm到 1100nm，峰值对应的波长为550nm。图3-5 光谱响应曲线2、TCD1501D驱动

34、电路设计由于TCD1501D的时序逻辑是通过FPGA发出信号驱动的，FPGA的引脚为CMOS电平标准，而TCD1501D所需的驱动信号为TTL电平标准，但CMOS电路的驱动电流较小，不能够直接驱动TTL电路，所以需要对FPGA输出的CCD驱动信号进行电平标准转换。系统中使用74LVC16245实现电平标准转换的功能，它是16位高速CMOS双向线驱动器，采用单电源供电方式，可以增强电流驱动能力，工作频率可达40MHZ。由于74LVC16245输入高电平的最小值为2V，输出高电平为5V，所以利用它达到了驱动TCD1501D所需高电平电压值的作用。其工作方式如表3.2所示。表3.2 74LVC162

35、45工作状态表控制输入端工作方式OE DIRLLB端输入，A端输出LHA端输入，B端输出HX隔离状态本设计设定VCC为3.3V，OE和DIR同设为低电位，这样74LVC16245工作模式为B端输入，A端输出。图3-6所示为系统的CCD驱动电路硬件原理图。该电路提供了TCD1501D正常工作所需的全部驱动信号以及12V的电源接口。由于74LVC16245可以同时驱动两片TCD1501D，所以这里设计了两个接口P1和P2。图中CCDOD和CCDEV为线阵CCD的采集到的图像信号接收端，最终接到VSP5010的34脚和47脚上。图3-6 CCD驱动电路硬件设计3.3 AFE电路设计3.3.1 AFE

36、功能分析AFE（Analog Front End），又称模拟前端处理。CCD图像传感器输出的模拟图像信号需要经过信号调理和A/D转换，使之成为数字信号形式，这样才能传给后端处理器。AFE的作用就是将CCD输出的模拟图像信号箝位和放大到A/D转换器所需要的电平。模拟前端系统的工作将直接影响各类应用采集系统的动态范围、分辨率、信噪比、线性度、速度等重要参数，它是提高系统采样范围及其采样位数的基础之一。一个完整的AFE处理器包括输入箝位，相关双采样，程控增益放大，模数转换等功能。3.3.2 VSP5010 简介本设计摒弃了以分离采样保持器结合运放的方案，而采用众多数码相机的方案，用一块专用的AFE芯

37、片来完成信号放大、增益调节、相关双采样、及模数转换。这样的方案由于采用了单芯片设计方案，系统将具有更好的可靠性、稳定性。本设计中采用TI的VSP5010前端信号处理芯片。VSP5010是一款面向CCD的完善的低功耗双通道模拟信号处理器。它内含最高31MSPS的相关双采样（CDS）电路、可编程增益放大器（DPGA）、14位精度的最高采样率为31MSPS的A/D转换器。VSP5010可以工作在三种模式下，对CCD信号、模拟视频信号和普通的交流信号进行A/D转。VSP5010以其高精度、高速度的模数转换能力，以及它所具有的完善的性能结构，广泛的应用在工业控制、医疗仪器、科学研究等领域的高精度图像采集

38、系统等。VSP5010的引脚图如图3-7所示。图3-7 VSP5010引脚图VSP5010的内部结构图如图3-8 所示。主要包含直流重建、相关双采样、输入箝位、可编程增益放大器（DPGA）、黑电平箝位、A/D 转换器等模块。下面将分别介绍，阐述VSP5010 的工作原理。图3-8 VSP5010的内部结构图1、直流重建 直流重建的目的是实现直流电平箝位。由于 CCD 的输出信号因为包含了一个较大的直流成分，这个直流量很容易造成放大器的饱和或者引起共模效应。因此，CCD 的输出信号往往不能直接加到后续放大器的输入端。直流重建电路的功能是从信号中恢复出优化的信号直流分量，即将叠加在 CCD 像素上

39、的直流电平恢复到一个希望的值。在实际电路设计中，将 CCD 输出信号经过一个 0.1uF的耦合电容连接到VSP5010的 CCD 信号输入引脚，在耦合电容端产生一个理想的直流偏置电压，可以将 CCD 信号的直流电平箝位在1.5V左右。2、相关双采样（CDS） 相关双采样（CDS）是根据 CCD 输出信号和噪声信号的特点而设计，它能消除复位噪声的干扰，对1/f噪声和低频噪声也有抑制作用，可以显著改善信噪比，提高信号检测精度。由于 CCD 每个像元的输出信号中既包含有光敏信号，也包含有复位脉冲电压信号，若在光电信号的积分开始时刻和积分结束时刻，分别对输出信号采样（在一个信号输出周期内，产生两个采样

40、脉冲，分别采样输出信号的两个电平，即一次是对复位电平进行采样，另一次是对信号电平进行采样），并且使得两次采样时间之间的间隔远小于时间常数RC（R为复位管的导通电阻），这样两次采样的噪声电压相差无几，两次采样的时间又是相关的。若将两次采样值相减，就基本消除了复位噪声的干扰，得到信号电平的实际有效幅值。3、输入箝位 输入箝位的目的是去除 CCD 的黑电平偏移。一些CCD 信号有很大的黑电平偏移电压，如果不及时将这个偏移量去除，将会对芯片内部 DPGA电路的可用放大空间有很大的影响。与其它模拟前端芯片的结构不同，VSP5010 在 CCD 信号进入芯片后就去除了这个偏移电平，这样做有两个好处：其一是

41、减小对芯片采集通道中的黑电平箝位模块的影响，其二是确保 DPGA 有更大的电压放大的空间。4、可编程增益放大器（DPGA） VSP5010提供了一个分辨率为 10 位、增益范围为 0dB24dB 的DPGA，DPGA的增益系数由 SPI 串行总线对相应寄存器的进行配置，具体的DPGA 增益值公式为： Code Range Gain Equation(dB) 1281024 Gain(dB)=20log (Code128)/64 (4.1)式（4.1）中的 Code 为相应寄存器的 10bit 数据值。VSP5010的配置由 FPGA负责完成。5、黑电平箝位 黑电平箝位环路模块用来移除采样通道中

42、剩余的偏移电压，同时能够跟随CCD 黑电平信号的低频变化。它的工作原理是：首先，通过对相应寄存器配置，获得需要的箝位电平，可调范围为 0510 LSB；然后，在信号的消隐期，ADC 的输出电压与用户通过寄存器配置的黑电平向比较；最后，比较后的信号通过滤波降低噪声，将修正的信号通过 DAC 重新输入 ADC。通常，黑电平箝位环路应在每个行周期变化一次，但实际上这个环路可以变化得更慢以适应特殊得需要。6、A/D 转换器 VSP5010 内部含有一个高速、低功耗的 A/D 转换器。它的高性能体现在：精度为 14 位；采样率为 30MHz；差分非线性好于 0.5 LSB；（-0.33.6）V的输入幅值

43、范围；更好的抗噪能力。VSP5010的硬件电路设计如下图3-9所示。图3-9 VSP5010硬件电路设计3.4 FPGA硬件电路设计3.4.1 Cyclone系列FPGA简介Altera公司Cyclone系列FPGA是目前市场上性价比最优且价格最低的FPGA。Cyclone器件具有为大批量价格敏感应用优化的功能集，这些应用市场包括消费类、工业类、汽车业、计算机和通信类。器件基于成本优化的全铜1.5VSRAM工艺，容量从2910至20060个逻辑单元不等，具有多达294912bit嵌入RAM，该系列各型号资源详细信息见表3-3。Cyclone FPGA支持各种单端I/O标准如LVTTL、LVCM

44、OS、PCI和SSTL-2/3，通过LVDS和RSDS标准提供多达129个通道的差分I/O支持。每个LVDS通道数据传输速率高达640Mbps。Cyclone器件具有双数据速率(DDR)SDRAM和FCRAM接口的专用电路。Cyclone FPGA中有两个PLL提供六个输出和层次时钟结构，以及复杂设计的时钟管理电路。这些业界最高效架构特性的组合使得FPGA系列成为ASIC最灵活和最合算的替代方案。表3-3 Cyclone FPGA系列产品性能特性EP1C3EP1C4EP1C6EP1C12EP1C20逻辑单元(LE)2910400059801206020060M4K RAM 块(4kbit+奇偶

45、校验)1317205264RAM总量599047833692160239616294912PLLs12222最大用户I/O数104301185249301差分通道3412972103129Cyclone器件的性能足以和业界最快的FPGA进行竞争。Cyclone FPGA综合考虑了逻辑、存储器、PLL和高级I/O接口，是价格敏感应用的最佳选择。结合本系统的需要，设计中采用了该系列的EP1C3器件EP1CTQ144C8。EP1C3TQ144C8除表3-3所示的特点外，其它特性如下：1、内核工作电压为1.5V；2、片上的锁相环电路可以提供输入时钟的132分频或倍频、156417ps移相或可变占空比的

46、时钟输出，输出时钟信号的特性可直接在开发软件里设定。经过锁相环输出的时钟信号既可以作为内部的全局时钟，也可以输出到片外供其它电路使用；3、多功能的I/O结构支持差分和单端输入，并与3.3V、32位、66MHz的PCI局部总线兼容，输出可以根据需要调整驱动能力，并具有三态缓冲、总线状态保持等功能；4、整个器件的I/O引脚分为四个区，每一个区可以独立采用不同的输入电压，并可提供不同电压等级的输出。3.4.2 JTAG口及AS模式接口FPGA的配置模式FPGA的配置方式多种多样，各个厂商之间很少有通用的配置标准，随着新器件的推出，配置方式也不断更新。目前Altera公司所提供的FPGA配置方式主要有两种：1、AS(Active Serial，主动方式)：FPGA处于主动地位，由FPGA控制配置过程，负责输出控制和同步信号给外部配置芯片，接受配置数据以完成配置。EPCS系列配置器件专供AS模式，如EPCS1，EPCS4。AS配置模式电路如图3-10所示，配置数据通过DATA0引脚送入FPGA，配置数据被同步在DCLK输入上，1个时钟周期传送1位数据。2、JTAG方式：JTAG方式是所有配置方式中优先级最高的，它利用IEEE1149.1中定义的JTAG标准接口进行配置。通过下载电缆由Quart