计算机组成原理复习资料.pdf

《计算机组成原理复习资料.pdf》由会员分享，可在线阅读，更多相关《计算机组成原理复习资料.pdf（35页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理复习资料南昌大学软件学院 陈帅第二章练习题参考解答2.1+1101 f +0001101,+0001101=+0001101朴=+0001101反=00001101-1101-*-0001101,-0001101=10001101,-0001101=11110011,-0001101反=11110010,2.2（字长取8位）+4/16 f +0.0100000,+0.0100000=+0.0100000补=+0.0100000g=00100000-4/16 f -0.0100000,-0,0100000JS =10100000,-0.0100000fb=11100000-0.01

2、00000R=110111112.4x原=0.10100,X X J S=1.01001,X2T+27=0.5+0.125=0.625-(22+2-5)=-(0.25+0.03375)=-0.283752.5A i=1,A?A$中至少一个要为loA 3=1,Ai、Az、A 4Ae可任取0或1。&=0且A 2=1时,A 3&均取0；A2=0时,A4=1,A 3、As、A6中至少一个要为lo2.6A 0,A zAe中可任取0或1。4=0且A 2=1时，A 3A 6均 取0；A 2=0时，A;!=1,A”Ae中可任取0或1。2.74 =1,A 2A6中至少一个要为0。A=1且 儿=0时，A 3Ae均

3、 取1；A?=0时，A;t=1,AA6中至少一个要为0。2.10无符号整数的范围为：0232-1=0-4294967295带符号整数补码的范围为：-232-1=-2147483648-21474836472.122.17 A、十进制数一二进制数：2 8.7 5 =1110 0.11BB、非规格化数f 规格化数：1110 0.11B =1.U 0 0 11X 24=1.11OO11X 2 0 0C、计算移码表示的阶码（偏置值+阶码真值）：1111111+10 0=10 0 0 0 0 11D、短浮点数格式的字段数：符号位=0阶码=10 0 0 0 0 11尾数=110 0 110 0 0 0 0

4、 0 0 0 0 0 0 0 0 0 0 0 02 8.7 5 的 IEEE 短浮点数”10 0 0 0 0 11 1 10 0 110 0 0 0 0（0 0 0 0 0 0 0 0 0 0,Mi2.18A、从二进制形式中分离出符号位、阶码和尾数：符号位=1阶码=10 0 0 0 0 0 1尾数=1110 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0B、计算出阶码真值（移码一偏置值）:10 0 0 0 0 0 1-1111111=10C、数的规格化二进制数形式:1.1110 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 X 2 10

5、D、数的非规格化二进制数形式：111.1E、转换成十进制数并加上符号位：-7.52.19(5 3 8 2)1。=(5 3 8 2)I。(0 10 1 0 0 11 10 0 0 0 0 10)&码(10 0 0 0 110 10 11 0 10 1)2 4 2 1P)(5 3 8 2)I。=(10 11 0 0 11 1110 0 0 10)2仰 码2.21。12.232.24M(X)=X5+XI3+X+X10+X7+X3+X2+X+X,G(X)=X5+X2+1=100101M(X)XX5=X20+X18+X,6+X15+X12+X8+X7+X6+X5=10101100100011110000

6、0M(X)XX5/G(X)=1011111010101011+101/100101,R(X)=00101M(X)XX5+R(X)=101011001000111100101,即为 CRC 数据校验码。第三章练习题参考解答3.3(1)由题意可知，当指令为双操作数时，操作码的位数为16-2X6=4,共 2 种编码。现双操作数指令有K条(K 2),则 有(2-K)种编码可作为扩展编码，把一个操作数地址6位扩展为操作码。把一个操作数地址6 位扩展为操作码后，则指令为单操作数，可 有 2X(16-K)种编码。现假设单操作数指令有X条(XVX(2-K),贿 2X(2-K)-X种编码可作为扩展编码，把另一个

7、操作数地址6 位扩展为操作码。把另一个操作数地址6 位扩展为操作码后，则指令为无操作数，则有2双(21-K)-XX215种编码，这些编码均可作为无操作数指令的编码。所以2X(24-K)-X X26=L,X =26X(24-K)-2“L。(2)仅仃本种指令时，各种指令的条数为最大。双操作数指令最多为：2；单操作数指令最多为：2%无操作数指令最多为：2，3.4由题意可知，当指令为三操作数时 操作码的位数为12-3X3=3,共 2：=8 种编码。现 使“000011”为四条三地址数指令的编码，“100111”四个编码把一个地址码(三位)扩展为操作码。用四个扩展编码中的“100”把一 个 地 址 码(

8、三位)扩 展 为 操 作 码，共 有 2、=8 种编码“100000100111”为八条二地址数指令的编码，其 余 3X2；=2 4 种编码把一个地址码(三位)扩展为操作码。用2 4种编码把一个地址码（三位）扩展为操作码，共 有2 4 X 2 3 =18 4种编码，用其中的18 0个编码为18 0条一地址数指令的编码。3.106 4条单地址指令，指令字长16位，其 中 操 作 码（6 4 =26）6位，地 址 码10位。采用直接寻址，能访问7 =10 2 4个主存单元。当间接寻址时，地址码可达16位，寻址范围为*=6 4 K；直接寻址时地址码为9位（其中有一位要用作寻址标志），寻址范围为2,=

9、5 12 o当页面寻址时，地址码可达16+8=2 4位，寻址范围为2 =16 M；直接寻址时地址码为8位（其中有二位要用作寻址标志），寻址范围为2,=2 5 6 o3.11指令字长3 2位，其 中 操 作 码（6 4 =2，）6位，地址码2 6位。寄存器一存储器指令为二地址指令，在2 6位地址码中，寄存器寻址的位数需要（2=3 2）5位，另一地址码有2 1位，直接寻址时寻址范围为2 3 =2 M。寄存器为3 2位，表示偏移量的二进制位数为16位（2 6 -10 =16）,基址寄存器寻址时寻址范围为2睨+21%3.13由题意可知：=0为直接寻址，有效地址=形式地址=0 0 Q。由题意可知：=1为

10、间接寻址，有效地址=（形式地址）；（0 0 Q）=10 0 0 0 2 Q,由于第一为1,还存在间址，则有形式地址=0 0 0 0 2 Q；（0 0 0 0 2 Q）R5 4 3 0 4 Q,第一为0,不存在间址，所以有效地址=5 4 3 0 4 Q。由题意可知：=1为间接寻址，有效地址=（形式地址）；（10 Q）=10 0 0 0 5 Q,由于第一为1,还存在间址，则有形式地址=0 0 0 0 5 Q；（0 0 0 0 5 Q）=10 0 0 0 1Q,第一为1,还存在间址，则有形式地址=0 0 0 0 1Q；（0 0 0 0 1Q）=0 4 6 7 10 Q,第一为0,不存在间址,所以有效

11、地址=4 6 7 10 Q。由题意可知：=0为直接寻址，有效地址=形式地址=0 5 Q。3.14（PC）=0 3 4 0 Q,每个页面的字=2 6=G=10 0 Q,指令所在页面号=0 3 4 0 Q/10 0 QJ=0 3 Q由题意可知:10 4 6 Q=0 0 1 0 0 0 10 0 HOB,b it ll=0为直接寻址，b it 8=b it 7=0,不是变址寻址，形式地址=人=4 6 0；b it 6=Z/C=0,0页面寻址；有效地址=0 0 Q形式地址=0 0 Q/4 6 Q=0 0 4 6 Q。由题意可知:2 4 3 3 0=0 10 10 0 0 11 0 11B,b it l

12、 1=0 为直接寻址；b it 8=l,b it 7=0,II 变址寻址；有效地址=（H）+形式地址A=1H1Q+3 3 Q=114 4 Q。由题意可知:3 2 15 0=0 11 0 10 0 0 1 10 1B,b it l 1=0 为直接寻址；b it 8=0,b it 7=l,12 变址寻址；有效地址=（12）+形式地址A=0 2 5 6 Q+15 Q=0 2 7 3 Q。由题意可 知:1111Q=OO1 0 0 1 0 0 1 0 0 1B,b i t ll=0为直接寻址；b it 8=b it 7=0,不是变址寻址，形式地址A=11Q；b it 6=Z/C=l,现行页面寻址；有效地

13、址=0 3 Q形式地址=0 3 Q:HQ=0 3 11Q。3.17JM P*+8转移指令第二个字节的内容=0 8 H,转移目标地址=2 0 0 0 H+2 H+8 H=2 0 0 A H。JM P*-9转移指令第二个字节的内容=F 7 H,转移目标地址=2 0 0 0 11+2 H-9 H=1FF9 H。第四章练习题参考解答4.2C6=G6+P6 G5 +P6 P5 c 44.4 x 产0 0.110 11 y 仆=0 0.11111 x+y =x 补+y 补=0 1.110 10正向溢出 x,卜=0 0.110 114.5 y 补=11.0 10 11 x+y t t=x 补+y 朴=0 0

14、.0 0 110 x+y=0.0 0 110无溢出-0.110 11-y =0 0.10 0 11x-y x-y f h=0 1.O H I O正向溢出 x 补=11.0 10 10-y?h=0 0.0 0 0 0 1 x-y 补=x 补+-y 朴=11.0 10 11x-y=-0.10 10 1无溢出4.6 x h 卜=0.10 11 y 朴=1.10 11即对 x L卜右移两位，空处补0,1/4 x补=0.0010即对 y 补右移两位,空处补1,1/4 y 补=1.11104.8补码乘法（原码乘法类同）x产00.11011部分积00.00000+11.0010111.00101-11.10

15、010+00.11011100.01101今00.00110+00.000001100,00110 y 卜=1.00001 -x补=11.00101乘 数Y n Y nM1.00001010+r .1.0000101+W#1.000000+0-00.00011 on+00.0000000.00011今00.00001 1011+00.0000000.0000100.00000 11011+11.0010111.00101xXy补=11.00101110111.00000+01.0000+01010+-x补xXy=-0.11010001014.10补码除法（原码除法类同）x产00.10101y产

16、00.11011-y4=11.00101被除数/余数00.10101商数 x补与 y补同号+11.00101+-y补11.110100.r补与 y补 异 号,商011.10100+00.110110.+y朴00.011110.1 r补与 y补 同号，商1-00.11110+11.001010.1+-y补00.000110.11 r补与 y朴 同 号,商100.00110+11.001010.11+-y补11.010110.110 r林与 y朴 异号，商0 4 K,所 以8 K x i的R O M芯片无法利用；只能用2K X 1的R O M芯片组成4 K X 8 （K B指示单元位数是8）的只读

17、存储器，芯 片 数=4 K X 8 /2K X 1=1 6片）。用4 K x i的R A M芯片组成12K x8的随机存储器，芯 片 数=12K X 8 /4 K X 1=24（片）。16片2K xi的R O M芯片应以8并2串的形式组成4 K X 8的只读存储器,24片4 K x i的R A M芯片应以8并2串的形式组成4 K义8的只读存储器。采 用2：4译码产生片选，逻辑结构图如下:1 3一1 2A-AY3Y.YIY0_2:4译码器A HA（）AM）nCSROM2K X 1#7CSROM2K X1#0CSROM2K X 1#7I:csROM2K X 1#0csRAM4K X 1#0CSRA

18、M4K X 1#7csRAM4K X 1#0JU-csRAM4K X1*7D.)D,AN、Aw没有参与地址单元的选择，因使它们取恒定值时，则无地址重叠现象。5-17 用 1 6 K x i的 DRAM芯片组成64KX8（KB指示单元位数是8）的随机存储器，芯 片 数=64KX8/16KX1=32（片）；32片 1 6 K x i的 DRAM芯片应以8 并 4 串的形式组成64Kx8 的随机存储器。片应以8 并 2 串的形式组成4KX8的只读存储器。采 用 2：4 译码产生片选，逻辑结构图如下：1 6 K x i的 DRAM芯片是由128X128阵列组成，若集中刷新会形成128X0.5=64 口

19、 s 的死区；分散刷新读写周期变长为1US。因此不能满足CPU在 l u s 至少访问一次存储器的要求，应该用异步刷新。设刷新是2 m s,则相邻两行的刷新间隔为2ms+128=15.60 n s；对所有存储单元刷新一遍的实际时间为15.60X 128=1996.80u so5-25组相联映象时，主存地址可分为4 个字段：区号E、区内组号G、组内块号B、块内地址也由题可存储器是按字编址，则主存单元数4MB/4B（32位）=1M,Cache单元数16KB/4B（32位）=4K,主存地址为20位。区数=2烈（4MB）/214（16KB）=2%所以区号要8 位；块内单元数=8=2：,所以块内地址要3

20、 位；组内块数=4=于，所以组内块号要2 位；组数=21722X25=21所以区内组号要 7 位。主存地址格式如下：19 12 115 4 3 20区号E区内组号G组内块号B块内地址W主存一个区有4K个单元，分 为 2，=128个组；每组有4 个块，每块包含8 个单元，即每组包 含 3 2 个单元。所 以 09 9 号单元分为13块（104个单元，有 4 个单元为空），分布在第一区的第0、1、2 组和第3 组中第0 号块的前4 个单元。显然在组相联映象时，无论用任何替换算法,将 其 13个块装入时都不会产生冲突，即重复使用时都能命中。已知要对单元访问100X8=800次,099个单元分13次装

21、入，每次有一次不命中，所以命中率=（800-13）/800=98.375%O假设Cache的访问周期为T,则主存的访问周期为6T。在没有Cache时访问800次所需时间 为 800X6T=4800T；有 C ache访 问 8 0 0 次所需时间为13X6T+787T=865T,所以速度提高了4800T/865T=5.55 倍。第六章练习题参考解答6-8时钟周期=1/f =l/(8 X 1 06)=0.1 2 5 (Ms)(1)平均指令周期=1/(0.8 X 1 06)=1.2 5 (Us)(2)平均每条指令的机器周期=1.2 5 (Ns)/4 X 0.1 2 5 (g s)=2.5(3)平均

22、指令执行速度=1/(2.5 X 4 X 0.4 g s)=0.2 5 条/Ns=0.2 5 MIPS(4)0.4 X 1 06=1/(2.5 X 4 X T)T =0.2 5 X 1 06(s)f =1/T =4.0 MHz6-12取指周期的微操作：T O：PC-A LU、F=B、F-MA R、R e ad；T 2：MDR A LU、F=B、F-IR；执行周期的微操作：T O：PCA LU、F=B、F-MA R.R e ad；T 2：PC-*A LU F=B、F-*(S P)；T l：MMDR、(PC)+1-PC；T l：MMDR、(PC)+1-PC；T 3：MDR-A LU、F=B、F-PC

23、；6-13如下图。取指周期的微操作：PCf MA R、R e ad；M-MDR-IR、(PC)+1-PC；执行周期的微操作：R l-LA-C、R 2-LB-D；A DD、A LU-移位器-M D R-(自增寄存器);6-14a、b、c、d 分别为数据缓冲器、指令寄放器、地址寄存储器、程序计数器;PCf c-M、M-*a-*b；主存到运算器：M-aA C-A LU,运算器到主存：A LU-A C-a-a；6-19假设测试字段中每一组二进制组合的表示一个转移条件，那么由于有4个转移条件，判别标志字段为2位。因为控制存储器为512单元,所以下一地址字段为9位。微命令字段=48-2-9=37位。逻辑框

24、图见书P207图6-12o6-20微命令a包含在微指令口、12、16、17中，从H微指令可知微命令a与微命令b、c、d、e相容，从12微指令可知微命令a还与微命令f、g相容，从16微指令可知微命令a还与微命令h、j相容。所以微命令a与微命令i互斥，记 为(a,i)。同样分析有(b,f,g,i,j)、(c,f,j)、(d,i,j)、(e,f,h,j)、(f,b,c,e,h,i,j)(g,b,e,h,i,j)、(h,e,f,g,i)、(i,a,b,d,f,h,j)、(j,b,c,d,e,f,g,i)。从最大的互斥集合(j,b,c,d,e,f,g,i)开始考查：对H命令，b、c、d、e是相容的，保

25、留b,去 掉c、d、e,则互斥集变为(j,b,f,g,i)；对12命令，f、g是相容的，去掉g,则互斥集变为(j,b,f,i)；对1318命令，互 斥 集(j,b,f,i)均成立，所 以(j,b,f,i)是可用于编码的互斥集，但4个微命令不可成组编码，则去掉f,使(j,b,i)成组编码。取去掉互斥集(j,b,i)元素的最大的互斥集合(h,e,f,g,i),去掉包含在前成组编码内的i,则互斥集合变为(h,e,f,g),对其考查：对I I命令，互 斥 集(h,e,f,g)成立；对12命令，f、g是相容的，保 留f,去 掉g,则互斥集变为(h,e,f)；对1318命令，互 斥 集(h,e,f)均成立

26、，所 以(h,e,f)是可用于编码的互斥集。同理则找不到可用于编码的互斥集。从 而 有(e,f,h)和(b,i,j)可分别组成两个互斥微命令集。由此可将一个微指令周期中的互斥性微指令信号组合在一个小组中，进行分组译码。剩下的a,c,d,g四个微命令信号可进行直接控制，其整个控制字段组成如下图所式：0 1 e 0 1 b1 Of 1 0ia c d g 1 1 h 1 1 j4位 2位 2位X X X XX XX X31 26 21 18 17 16 15 0例 1：指令格式如下所示。OP为操作码字段，试分析指令格式特点。OP源寄存器变址寄存器偏 移 量解：操作码字段为6 位，可指定26=64种

27、操作，即 64条指令。(2)单 字 长(32位)二地址指令(3)一个操作数在源寄存器(共有1 6 个),另一个操作数在存储 器中(由变址寄存器内容+偏移量决定)，所以是RS型指令。(4)这种指令结构用于访问存储器。例 2:指令格式如下所示。OP为操作码字段，试分析指令格式特点。15 10 7 3 2 0OP源寄存器基值寄存器偏 移 量(16位)解：(1)操作码字段O P为 6 位，可指定26=64(2)双 字 长(32位)二地址指令，用于访问存储器。(3)一个操作数在源寄存器(共32个)，另一个操作数在存储器中(由基值寄存器和偏移量决定)。所以是RS型指令。例 3:某 16位机器所能使用的指令

28、格式和寻址方式如下所示，该机有两个20位的基址寄存器，八 个 16位变址寄存器,十六个16位通用寄存器，指令汇编格式中的S(源)、D(目)都是通用寄存器,M 为主存中的一个单元，三种指令操作码分别是：MOV(OP)=(A)H STA(OP)=(1B)H LDA(OP)=(3C)H,(1)分析三种指令的指令格式与寻指方式特点(2)处理机完成哪种操作所花时间最短?哪种操作所花时间最长?第二种指令的执行时间会等于第三种吗？(3)下列情况每个十六进制指令分别代表什么操作?其中如果有编码错误，如何改正才能成为合法指令？(F0F9)H(3CD2)H;(2856)H(6FD6)H;(1C2)H15 10 9

29、 8 7 4 3 oOP .一i 浪 MOV S,D15 10 9 8 7 4 30P基址源变址位移量15 10 9 8 7 4 30P目标2附 地 址M ,D85解：(1)第一种指令是单字长二地址指令，RR型；第二种指令是双字长二地址指令R S 型，其 中 S 采用基址寻址或变址寻址基址或变址寻址，R 由源寄存器决定；第三种也是双字二地址指令，RS型，其 中 R 由目标寄存器决定，S 由20位地址(直接寻址)决定。(2)处理器完成第一种指令所花的时间最短，因为是RR型指令，不需要访问存储器。第二种指令所花的时间最长，因为是R S型指令，需要访问存储器，同时要进行寻址方式的变换运算(基址或变址

30、)，这也要时间。第二种指令的执行时间不会等于第三种指令，因为第三种指令虽也访问存储器，但节省了求有效地址运算的时间开销。3)根据已知条件：MOV(OP)=001010 STA(OP)=011011 LDA(OP)=111100,将指令的十六进制格式转换成二进制代码且比较后可知：(F0F1)H(3CD2)H=111100 00 1111 1001(3CD2)H是双字长指令：代表LDA指令，编码正确，其含义是把主存(变址1)+(3CD2)H 地址单元的内容取至15号寄存器。(2856)H=001010 00 0101 0110：代表MOV指令，编码正确，含义是把5 号源寄存器的内容传送至 6 号目

31、标寄存器。(6FD6)H=0110U 11 1101 0110是单字长指令，一定是MOV指令，但编码错误，可改正为(28D6)H(1C2)H 是编码错误，可改正为(28C2)H,代表MOV指令。例 4:一种二地址RR型，RS型指令结构如下所示6 位 4 位 4 位 1 位 2 位 16位OP源寄存器目标寄存器IXD(偏移量)其中源寄存器，目标寄存器都是通用寄存器，I 为间接寻址标志位，X 为寻址模式字段.D 为偏移量字段.通 过 I,X,D的组合，可构成一个操作数的寻址方式，其有效地址E 的 算法及有关说明列于下表：寻址方式IX有效地址E 算法说明(1)000E=DD 为偏移量(2)001E=

32、(PC)+DPC为程序计数器(3)010E=(Rx)+DRx为变址寄存器(4)111E=(R)R 为通用寄存器(5)100E=(D)猊l o g 等 琰 苣U(6)011E=(Rb)+DRb为基址寄存器请写出表中6 种寻址方式名称，并说明主存中操作数的位置。解：(1)直接寻址，操作数在有效地址E=D的存储单元中。(2)相对寻址。(3)变址寻址，操作数在E=(RX)+D 的存储单元中。(4)寄存器间接寻址，通用寄存器的内容指明操作数在主存中的地址。(5)间接寻址，用偏移量做地址访主存得到操作数的地址指示器，再按地址指示器访主存的操作数，因此间接寻址需两次访问主存.(6)基值寻址，操作数在E=(R

33、b)+D 的存储单元中.例 5:一台处理机具有如下指令格式2 位 6 位 3 位 3 位XOP源寄存器目标寄存器地 址格式表明有8 个通用寄存器(长度16位)，X 指定寻址模式，主存实际容量为256k字。(1)假设不用通用寄存器也能直接访问主存中的每一个单元，并设操作码域OP=6位，请问地址码域应分配多少位？指令字长度应有多少位？(2)假 设 X=ll时，指定的那个通用寄存器用做基值寄存器，请提出一个硬件设计规划，使得被指定的通用寄存器能访问1M主存空间中的每一个单元。解：(1)因为218=256K,所以地址码域=1 8 位，操作码域=6 位指令长度=18+3+3+6+2=32位(2)此时指定

34、的通用寄存器用作基值寄存器(16位)，但 16位长度不足以覆盖1M字地址空间，为此将通用寄存器左移，4 位低位补0 形成2 0 位基地址。然后与指令字形式地址相加得有效地址，可访问主存1M地址空间中任何单元。例 6:某机的16位单字长访内指令格式如下：4 2 1180 PMIXD其中D为形式地址，补码表示(其中一位符号位);I 为直接/间接寻址方式：I=1 为间接寻址方式，I=0 为直接寻址方式；M为寻址模式：0 为绝对地址，1 为基址寻址，2 为相对寻址，3 为立即寻址；X 为变址寻址。设 PC,Rx,Rb分别为指令计数器，变址寄存器，基址寄存器，E 为有效地址,请回答以下问题：1.该指令格

35、式能定义多少种不同的操作？立即寻址操作数的范围是多少？2.在非间接寻址情况下，写出各计算有效地址的表达式。3.设基址寄存器为1 4 位，在非变址直接基地址寻址时，确定存储器可寻址的地址范围。4.间接寻址时，寻址范围是多少？解：(1)该指令格式可定义16种不同的操作，立即寻址操作数的范围是-128-+127(2)绝 对 寻 址(直 接 寻 址)E=A基值寻址相对寻址立即寻址变址寻址E=(Rb)+AE=(PC)+AD=AE=(R X)+A(3)由于E=(Rb)+A,Rb=14位，故存储器可寻址的地址范围为(16383+127)(16383-128)(4)间接寻址时，寻址范围为6 4 K,因为此时从

36、主存读出的数作为有效地址(16位 o例 7:设机器字长16位，主存容量128K字节，指令字长度16位 或 32位，共 78条指令，设计计算机指令格式，要求有直接，立即数，相对，基值四种寻址方式。解：由已知条件，机器字长16位，主存容量128KB/2=64K字，因此MAR=16位，共 128条指令，故O P字段占7 位。采用单字长双字长两种指令格式，其中单字长指令用于算术逻辑和I/O指令，双字长用于访问主存的指令。15 9 8 5 4 3 2 0opR1R215 8 7 6 2 0O PXRbD寻址方式由寻址模式X定义如下：X=00直接寻址X=01立即数X=10相对寻址X=ll基值寻址E=D(6

37、4K)D=操作数E=PC+D PC=16位E=RbD Rb=16 位南昌大学20082009学年第一学期期末考试试卷试卷编号：(A)卷课程编号：H61030007课程名称:计算机组成原理 考 试 形 式:闭卷适用班级：计算机2006级姓名:学号：班级：学院：信息工程 专业:考试日期：考生注意事项：1、本试卷共立页，请查看试卷中是否有缺页或破损。如有立即举手报告以便更换。2、考试结束后，考生不得将试卷、答题纸和草稿纸带出考场。题号一二三四五六七A九十总分累分人签名题分20203030100得分一、单选题(每题2 分，共 2 0 分)得分评阅人1.冯诺依曼机工作的基本方式的特点是 oA多指令流单数

38、据流B按地址访问并顺序执行指令C堆栈操作D存贮器按内容选择地址2.8 位定点字长的字，采用2 的补码表示时，一 个 字 所 能 表 示 的 整 数 范 围 是。A.-128 +127 B.-127 +127 C.-1 2 9-+128 D.-128-+1283.某计算机字长32位，其存储容量为4M B,若按半字编址，它的寻址范围是A 4MB B 2MB C 2M D IM4.主存贮器和CPU之间增加cache的 目 的 是。A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量5.微程序控制器中，机器指令与微指

39、令的关系是 0A.每一条机器指令由一条微指令来执行B.每条机器指令由段微指令编写的微程序来解释执行C.每一条机器指令组成的程序可由一条微指令来执行D.一条微指令由若干条机器指令组成6.描述PC I总线中基本概念正确的句子是 oA.PC I总线是一个与处理器无关的高速外围总线B.PCI总线的基本传输机制是猝发式传送C.PC I设备一定是主设备D.系统中只允许有一条PCI总线7.某一 RAM芯片，其容量为512x8位，包括电源和接地端，该芯片引出线的最小数目应是 oA 23 B 25 C 50 D 198.指令周期是指 0A CPU从主存取出一条指令的时间；B CPU执 行 一 条 指 令 的 时

40、 间；C CPU从主存取出一条指令加上CPU执行这条指令的时间；D时钟周期时间9.采用DMA方式传送数据时，每传送一个数据就要用一个 时间。A.指 令 周 期B.机 器 周 期C.存 储 周 期D.总线周期10.在CPU中跟踪指令后继地址的寄存器是 oA主存地址寄存器 B程序计数器 C指令寄存器 D状态条件寄存器二、填空题（每 空 1 分，共 2 0 分）得 分 评 阅 人1.移码表示法主要用于表示 浮点数_数的阶码E,以利于比较两个指数的大小和一 对阶一 操作。2.I/O系 统 与CPU交换数据的方式有：程序控制方式、中断控制方式、DMA方式、通道方式。3.相联存储器不按地址而是按内容_访问

41、的存储器，在cache中用来存放_行地址表 o4.形成指令地址的方式称为寻址方式，有 顺序方式 和 跳跃方式两种。5.设浮点数阶码为8位（含1位阶符），用移码表示，尾数为24位（含1位数符），用补码规格化表示，则 对 应 其 最 大 正 数 的 机 器 数 形 式 为0,真值为（十进制表示）；对应其绝对值最小负数的机器数形式为，真值为（十进制表示）。6.CPU从主存取出一条指令并执行该指令的时间叫 指令周期，它通 常 包 含 若 干 个 机器周期，而后者又包含若干个时钟周期 o7.CPU中，保存当前正在执行的指令的寄存器为_ 指令寄存器，保存当前正在执行的指令的地址的寄存器为 o8.微型机的标

42、准总线从16位的ISA总线，发展到32位 的EISA总线和VISA总线，又进一步发展到64位的_PC1总线。三、简答题(每题1 0分，共3 0分)得分评阅人1.设主存容量为1MB,Cache容 量 为16KB,每字块有16个字，每 字32位。(1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。(2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。2.某机有五个中断源，按中断响应的优先顺序由高到低为A,B,C,D,E,现要求优先顺序改为D,C,E,A,B,写出各中断源的中断屏蔽码。中断源A中断屏蔽码BCDEABCDE3.CPU执行一段程序时,cache完成存取的次数为

43、3800次，主存完成存取的次数为200次，已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。第 1 7 页 共 35页四、综合题(每题15分，共 3 0 分)得分评阅人1.用512K*16位 的FLASH存储器芯片组成一个2M*32的半导体只读存储器，试问:(1)数据寄存器多少位？(2)地址寄存器多少位？(3)共需要多少个这样的器件？(4)画出此存储器的组成框图.第 1 8 页 共 35页2.画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。第 1 9 页 共 35页南昌大学20082009学年第一学期期末考试试卷计算机组成

44、原理A卷答案一、单选题（每题2 分，共 2 0 分）BACAB ADCCB二、填空题（每 空 1 分，共 20分）1、浮 点 数 对 阶2、程 序 控 制 方 式 中 断 控 制 方 式 DMA控制方式3、内 容 行 地 址 表4、顺 序 寻 址 跳 跃 寻 址5 1,1 1 1 1 1 1 1,0.1 1.1 （2 3 个 1）；2 已7 x（1 -2 3）；0,0 0 0 0 0 0 0,1.0 1.1 （2 2 个 1 ）；-牙磔 x （2-1+2-2 3）6、指 令 周 期 机 器 周 期 时 钟 周 期7、指令寄存器I R 内存地址寄存器A R8、I S A P C I三、简答题（每

45、 题 1 0 分，共 3 0 分）1、解:若 Cache采用直接相联映像:字块中含64个字节，字块的位数为b=6。（1分）Cache中含有256个字块，所以字块地址位数c=8。（2 分）主存容量为1M字节，总位数为20o主存字块标记位数t=6。（2 分）（2）若 Cache采用四路组相联映像，字块中含64个字节，字块的位数为b=6。（1分）Cache中含有256个字块，每组含有4 个字块，所以组地址位数q=6。（2 分）主存容量为1M字节，总位数为20。主存字块标记位数t=8。（2 分）2、解：设屏蔽位为“1”时表示对应口勺中断源被屏蔽,屏蔽字排列如下：（每行2 分）中断源A屏蔽字B CD E

46、A11 00 0B01 00 0C11 10 1D11 11 1E11 00 13、解：命中率 H=Ne/(Nc+Nm)=3800/(3800+200)=0.95(2 分)主存慢于 cache 的 倍 率：r=tm/tc=250ns/50ns=5(2 分)第 2 0 页 共 35页访 问 效 率：6=1/口 +（1-。川=1/5 +（1-5）乂0.9 5 =8 3.3%（3分）平均访问时间：t a =t e=5 0n s /0.8 3 3 =6 0n s （3 分）四、综合题（每 题 15分，共 3 0 分）1、解：数据寄存器3 2位（2分）地址寄存器21位（2分）（3）共需要8片F L A

47、S H （5分）（4）存储器的组成原理如图：（6分）2、解：DMA方式接口电路的基本组成框图如下：（5分）主存CPUHLDA中断请求DMA控制DMA 接口中断机构BR线数线址地以数据输入为例，具体操作如下：（以下每点1分）从设备读入一个字到DMA的数据缓冲寄存器BR中，表示数据缓冲寄存器“满”（如果I/O设备是面向第2 1页 共35页字符的，则一次读入一个字节，组装成一个字）；设 备 向 DMA接口发请求（DREQ）；DMA接口向CPU申请总线控制权（HRQ）；CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；将 DMA主存地址寄存器中的主存地址送地址总线；通知设备已被授予一个DM

48、A周 期（DACK）,并为交换下一个字做准备；将 DMA数据缓冲寄存器的内容送数据总线；命令存储器作写操作；修改主存地址和字计数值；判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断,标志数据块传送结束。第2 2页 共35页南昌大学20082009学年第一学期期末考试试卷试卷编号：(C)卷课程编号：H61030007课 程 名 称:计算机组成原理 考 试 形 式:闭#适用班级：计算机2006级姓名:学号：班级：_学院：信息工程 专业:考试日期：考生注意事项：1、本试卷共4页，请查看试卷中是否有缺页或破损。如有立即举手报告以便更换。2、考试结束后，考

49、生不得将试卷、答题纸和草稿纸带出考场。题号一二三四五六七八九十总分累分人签名题分203248100得分一、填空题(每空1分，共20分)得分评阅人1.个较完善的指令系统应包含 类指令，类指令，类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。2.CPU从 主 存 取 出 一 条 指 令 并 执 行 该 指 令 的 时 间 叫 做,它常用若干个 来表示，而后者又包含有若干个 o3.微型机的标准总线从16位的 总线，发展到32位的EISA总线和VISA总线，又进一步发展到64位的 总线。4.CPU中，保 存 当 前 正 在 执 行 的 指 令 的 寄 存 器 为，保存当前正在执行的

50、指令的地址的寄存器为 o5.移码表示法主要用于表示 数的阶码E,以利于比较两个指数的大小和 操作。6.计算机系统中,下列部件都能够存储信息：主存C P U 内的通用寄存器 cache磁 带 磁 盘。按 照 C P U 存 取 速 度 排 列，由快到慢依次为，其中，内存包括:属于外存的是。7.存 储 器 的 技 术 指 标 有、和存储器带宽。8.相联存储器不按地址而是按 访问的存储器，在 cache中用来存放第 2 3 页 共 35页二、单 选 题（每小题2分，共3 2分）得分评阅人1.DMA方式的数据交换不是由CPU执行一段程序来完成，而 是（）之间建立一条直接数据通路，即由硬件来实现的。A.